ADC选型和基本原理TI省名师优质课获奖课件市赛课一等奖课件

ADCselectionandBasicprinciplesBasicprinciples第1页采样过程是经过模拟电子开

关S实现。模拟电子开关每

隔一定时间间隔闭合次，

当一个连续模拟信号通这

个电子开关时，就会转换若

干个离散脉冲信号。输入模拟电压uiCP取样展宽信号ui′SADC电子开关S受CP控制...Dn-1D1D0ADC量化编码电路N位数字量输出经过采样脉冲作用，转换成时间上离散、但幅值上仍连续离散模拟信号。量化编码就是先将幅值连续可变采样信号量化成幅值有限离散信号，再将这些离散信号用对应量化电平一组二进制代码表示。第2页uiInputsignalwaveformsamplingcircuit

Discretesamplingcircuitoutputwaveform

tuSamplingIntervalTimeSampleHoldingTime

第3页Basicsampled-datasystemsThefigureshowsatypicalsampleddataDSPsystemblockdiagram.Theactualanalog-to-digitalconversion,analogsignalusuallymustgothroughcertaintypesofsignalconditioningcircuits,thesesignalstoperformasamplification,attenuation,andfilteringsuchfunctions.Requireslow-pass/bandpassfiltertounwantedsignalseliminatedfromtheusefulbandwidth,andcanpreventtheoccurrenceofaliasing.第4页1.SamplingandkeepingSamplingTheorem(Nyquist‘sLaw):asignalwithabandwidthfmustbesampledatarate>2,orinformationaboutthesignalwillbelost.Ifthesamplingfrequencylessthantwicethebandwidthoftheanalogsignal,aliasingphenomenonappears.usually,=(3~5)第5页Quantizationandcoding1.Quantization:Digitalsignal,notonlyintimeisdiscrete,butalsonumericalvalueofthechangeisnotcontinuous.Thatthesizeofanydigitalisonlyacertainspecifiedminimumnumberofintegerunits.Therefore,beforeA/Dconversionmustalsobesampledvoltageintothesmallestintegralmultipleofthenumberofunits,theconversionprocessisknownas"quantitative."

第6页2.coding:Thequantizedsignalwiththecorrespondingquantizationlevelofabinarycodetorepresenttheprocesscalledencoding.QuantifythevoltagedifferencebetweenthetwoiscalledquantizationintervalS,themedianquantitativevoltagemorefinerquantizationlevel,Svalueswillbecome.第7页Eg:To01Vanalogvoltageforthethreebinaryencoding.Analogvoltage0V1/8V2/8V3/8V4/8V5/8V6/8V7/8V1VBinarycode000001010011100101110111Codecorrespondingtothediscretelevelsimulation0ε→0V

1ε→1/8V2ε→2/8V3ε→3/8V4ε→4/8V5ε→5/8V6ε→6/8V7ε→7/8VWecansee，themaximumquantizationerroris

ε=1/8V。第8页Classification1.SAR（逐次迫近）型ADC：逐次比较型AD由一个比较器和DA转换器经过逐次比较逻辑组成，从MSB开始，次序地对每一位将输入电压与内置DA转换器输出进行比较，经n次比较而输出数字值。其电路规模属于中等。其优点是速度较高、功耗低，在低分辩率（<12位）时价格廉价，但高精度（>12位）时价格很高。TLC0831(德州仪器企业（TI）推出TLC0831/2是广泛应用8位A/D转换器。)

TLC0831能够外接高精度基准以提升转换精度，TLC0832基准输入在片内与VCC连接。TLC0831/2操作非常类似TLC0834/8（更多输入通道），为以后升级提供便利。

第9页第10页2.Σ-Δ(Delta-Sigma)调制型ADC：Σ-Δ型AD由积分器、比较器、1位DA转换器和数字滤波器等组成。原理上近似于积分型，将输入电压转换成时间(脉冲宽度)信号，用数字滤波器处理后得到数字值。电路数字部分基本上轻易单片化，所以轻易做到高分辨率。主要用于音频和测量。

第11页第12页3.右图为12位流水线ADC结构图。输入Vin首先被采样/保持（S&H）电路所采样，同时第一级闪速ADC把它量化为3位，此3位输出送给一3位DAC（含有12位精度），输入信号减去此DAC输出，放大4倍送给下一级（第二级），继续重复上述过程，每级提供3位，直到最终一级4位闪ADC。对应某一次采样，因为每级在不一样时间得到变换结果，所以在进行数字误差校正前用移位存放器对各级结果先按时间对准。注意只要某一级完成了某一采样变换，得到结果并把差值送给下一级，它就能够处理下一个采样。所以流水线操作提升了处理能力。第13页流水线ADC结构适合于几Msps到100Msps采样速率，其复杂性随分辨率增加只是线性（而不是指数）增加，含有高速、高精度和低功耗特征，适合用于各种场所，尤其是数字通讯领域，在这些领域中转换器动态性能经常比微分非线性(DNL)和积分非线性等传统ADC特征更主要。在大多数应用中，流水线ADC数据延迟都无关紧要。第14页ADCmainkeyspecifications1.ResolutionADCoutputisusuallyexpressedinbinarybits.Themorebits,thesmallertheerror,thehighertheconversionaccuracy.2.ConversiontimeADCreferstothecompletionofameasurementoftheanalog-to-digitalconversioniscompletedtheamountoftimerequired.ItreflectsthespeedofADCconversionrate.第15页3.AbsoluteAccuracyItMeanstheADCconvertedfromdigitaltoanalogrepresentstheactualdifferencebetweenanaloginputvalues,usuallyrepresentedbydigitalsimulationofthelowestinputUlsb（最低有效位电压）tomeasure.4.SFDR(SpuriousFreeDynamicrange)INADC:无杂散动态范围是指载波频率(最大信号成份)RMS（有效值）幅度与次最大噪声成份或谐波失真成份RMS值之比，SFDR通常以dBc(相对于载波频率幅度)表示。第16页5.SNR（SignaltoNoiseRatio）：Affecttheusefulsignalpowerandnoisepowerratioofsignal#6.OffsetError：Inputsignaliszero,butthevalueoftheoutputsignalisnotzero.Itcanbesolvedbyusingaexternalpotentiometertotheminimum.#7.线性度(Linearity)实际转换器转移函数与理想直线最大偏移。#8.其它指标还有：相对精度(RelativeAccuracy)，微分非线性，单调性和无错码，总谐波失真（TotalHarmonicDistotortion缩写THD）和积分非线性。第17页ADCINTI第18页BasicADC(ADC0809)

左图是ADC0809集成芯片引脚图。它是一个28脚芯片，采取CMOS工艺制成8位ADC，内部采取逐次比较结构形式。各引脚作用以下：

IN0~IN7为8个模拟信号输入端。由地址译码器控制将其中一路送入转换器进行转换。ADDRESSA、B、C、D

是模拟信道地址选择。

CP为时钟脉冲输入端。ALE是地址锁存允许信号，高电平时可进行模拟信道地址选择；START是开启信号。上升沿将存放器清零，下降沿开始进行转换；EOC为模数转换结束，高电平有效；2-1~2-8是数字量输出端口；REF(+)为正参考电压输出；REF(-)是负参考电压输出。第19页

集成ADC0809芯片内部包含模拟多路转换开关和A/D转换两大部分。模拟多路转换开关由8路模拟开关和3位地址锁存器与译码器组成，地址锁存器允许信号ALE将三位地址信号A、B、C和D进行锁存，然后由译码电路选通其中一路摸信号加到A/D转换部分进行转换。A/D转换部分包含比较器、逐次迫近存放器SAR、256R电阻网络、树状电子开关、控制与时序电路等，另外含有三态输出锁存缓冲器，其输出数据线可直接连CPU数据总线。第20页第21页ADS5483ADC拥有同类竞争处理方案难以企及高信噪比(SNR)与无杂散动态范围(SFDR)，可经过第二奈奎斯特区(Nyquistzone)接收来自DC输入频率。采样速率为135MSPSADC在输入频率(IF)为70MHz时可实现78.6dBFSSNR以及95dBcSFDR，与同类ADC相比，SNR高出3.5dB，SFDR高出8dB。更高性能ADS5483能够显著增强设计灵活性，进而使众多应用受益匪浅。比如，其不但可针对测量测试系统提供更高准确度，而且还能凭借更高带宽在包含空中接口等在内无线通信领域提供更高灵敏度，如WCDMA、TD-SCDMA、WiMAX（全球微波互联接入）、LTE以及多载波3GSM等。第22页奈奎斯特带宽被定义为从dc到fs/2频谱。该频谱被分割为一个有着无限数目标奈奎斯特区，如图所表示，每个区有一个与0.5fs相等带宽。实际上理想采样器—继FFT处理器之后—由ADC所取代。FFT处理器只能提供从dc到fs/2输出，如出现在第一个奈奎斯特区中信号或混叠。第23页ADS795x该系列器件不但可针对高密度应用实现优异线性与AC性能，而且优化后还能最大程度地提升诸如手持式医疗仪器、可编程逻辑控制器以及数字电源等电池供电及低电压应用性能。ADS795x产品系列高度集成了众多组件，如GPIO、可编程告警阈值、板上定序器以及SPI兼容接口等，能最大程度地降低板级空间要求，并简化与主机设备连接及相关软件。第24页ADS54R463该新型管线式ADC可针对高于500MHz输入频率(IF)提供业界最广无杂散动态范围(SFDR)以及最高信噪比(SNR)，从而不但可为数字预失真(DPD)处理方案实现更高效功率放大器线性化，为影像与通信系统实现更广覆盖范围与更高灵敏度，而且还可为宽带测试与测量设备实现更高准确度。第25页ADS5485ADS5485具备高速度、高分辨率以及超低噪声等优异特征可显著优化相关应用性能。比如，该款ADC可针对70MHz输入频率(IF)实现75dBFS信噪比以及87dBc无杂散动态范围。ADS5485经