华中科技大学数字电子技术试卷三_第1页
华中科技大学数字电子技术试卷三_第2页
华中科技大学数字电子技术试卷三_第3页
华中科技大学数字电子技术试卷三_第4页
华中科技大学数字电子技术试卷三_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

试卷三及其参考答案试卷三一、（16分）1．（12分）逻辑电路如图1-1a、b、c、d所示。试对应图e所示输入波形，分别画出输出端L1、L2、L3和L4的波形。（触发器的初态为0图1-12．（4分）用代数法化简：二、（10分）已知逻辑函数：画出逻辑函数F1、F2和F的卡诺图；用最少的与非门实现逻辑函数F，画出逻辑图。三、（8分）分析图3所示逻辑电路，写出输出端的逻辑函数表达式，列出真值表，说明电路能实现什么逻辑功能。图3四、（12分）用数据选择器组成的多功能组合逻辑电路如图4所示。图中G1、G0为功能选择输入信号，X、Z为输入逻辑变量，F为输出逻辑函数。分析该电路在不同的选择信号时，可获得哪几种逻辑功能，请将结果填入表4中。图4表4G1G0F功能五、（12分）设计一个组合逻辑电路。电路输入DCBA为8421BCD码，当输入代码所对应的十进制数能被4整除时，输出L为1，其他情况为0。1．用或非门实现。2．用3线-8线译码器74HC138和逻辑门实现。（0可被任何数整除，要求有设计过程，最后画出电路图）六、（14分）分析如图6所示时序逻辑电路写出各触发器的激励方程、输出方程写出各触发器的状态方程列出电路的状态表并画出状态图说明电路的逻辑功能。图6七、（16分）用边沿JK触发器和最少的逻辑门设计一个同步可控2位二进制减法计数器。当控制信号X=0时，电路状态不变；当X=1时，在时钟脉冲作用下进行减1计数。要求计数器有一个输出信号Z，当产生借位时Z为1，其他情况Z为0。八、（12分）时序信号产生电路如图8所示，CP为1kHz正方波。1．说明74161和非门组成电路的逻辑功能；2．对应CP输入波形，画出电路中υO1、υO2的电压波形。3．计算υO2的输出脉宽tW；图A7表A7X=0X=10000/111/10101/000/01010/001/01111/010/0激励方程为：输出方程为：逻辑图及自启动检查略。八、1．74HC161和非门组成四进制计数器 2．υO1和υO2的波形如图A8所示。图A83．υO2的输出脉宽tW≈1.1RC=1.2ms

人人文库> 全部分类> 专业文献 > 学术论文

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论