《数字电路制作与调试》项目五 流水彩灯的制作 第二阶段考试

考试名称：第二阶段考试考试要求：试卷设置题型题目个数默认分值总分值单选题202.0040.00判断题151.0015.00分析、设计题410.0045.00试卷内容1.[单选题]上升沿D触发器在时钟CP上升沿到来前D=1，在CP上升沿到来以后，再将D变为0，则触发器的状态是（）A.0状态B.1状态C.状态不变D.状态不确定分值：2.002.[单选题]构成计数器的基本单元是（）A.触发器B.与非门C.或非门D.以上都不对分值：2.003.[单选题]对于由或非门构成的基本RS触发器，当时，触发器（）A.置0B.置1C.保持D.不定分值：2.004.[单选题]触发器有（）个稳态，存储8位二进制信息要（）个触发器。A.2，4B.1，8C.2，16D.2，8分值：2.005.[单选题]对于具有异步置0端和异步置1端的TTL边沿JK触发器，在时，要使触发器时，要求J、K为（）A.J=1,K=0B.J=0,K=1C.J=K=1D.J=K=0分值：2.006.[单选题]时序逻辑电路的特点是（）。A.有存储电路

B.输出、输入间无反馈通路C.电路输出与以前状态无关D.全部由门电路构成分值：2.007.[单选题]下降沿触发的边沿JK触发器CT74LS112的如果时钟脉冲CP输入频率为110KHz的方波，则Q端输出脉冲的频率为（）A.110KHzB.55KHzC.50KHzD.220KHz分值：2.008.[单选题]输入时钟脉冲频率为32kHz时，则四位二进制计数器最后一级Q3输出脉冲的频率为（）A.16kHzB.8kHzC.4kHzD.2kHz分值：2.009.[单选题]利用集成计数器同步置数功能构成N进制计数器时，写二进制代码的数是（）A.NB.N-1C.2N分值：2.0010.[单选题]边沿D触发器，如果将D和输出端相连，则D触发器处于（）状态A.置0B.置1C.保持D.翻转分值：2.0011.[单选题]下降沿触发的边沿JK触发器再CP下降沿到来之前J=1，K=0，而在CP下降沿到来后，再将J=0，K=1，则触发器的状态为（）A.0状态B.1状态C.状态不变D.状态不确定分值：2.0012.[单选题]输入时钟脉冲频率为100kHz时，则十进制计数器最后一级输出脉冲的频率为（）A.10kHzB.20kHzC.50kHzD.100kHz分值：2.0013.[单选题]要将上升沿D触发器CT74LS74输出Q置为低电平0时，输入为（）A.B.C.D.分值：2.0014.[单选题]CT74LS160是十进制加法计数器，具有异步置0，同步置数，计数等功能，试判断下图构成几进制计数器A.40B.50C.60D.70分值：2.0015.[单选题]CT74LS161是四位二进制加法计数器，具有异步置0，同步置数，计数等功能，试判断下图构成几进制计数器A.6进制计数器B.7进制计数器C.8进制计数器分值：2.0016.[单选题]利用集成计数器异步置0功能构成N进制计数器时，写二进制代码的数是（）A.NB.N-1C.2N分值：2.0017.[单选题]要将下降沿边沿触发器CT74LS112输出Q置为高电平1时，输入为（）A.B.C.D.分值：2.0018.[单选题]对于由与非门构成的基本RS触发器，当时，触发器（）A.置0B.置1C.保持D.翻转分值：2.0019.[单选题]4个边沿JK触发器组成的二进制计数器的计数范围是（

）。

A.0000—0111

B.0000—1001C.0000—1111D.0000—1010

分值：2.0020.[单选题]CT74LS161是四位二进制计数器，具有异步置0，同步置数，计数等功能，试判断下图构成几进制计数器A.4进制B.5进制C.6进制分值：2.0021.[判断题]同步时序逻辑电路和异步时序逻辑电路的分析方法完全相同。A.正确B.错误分值：1.0022.[判断题]上升沿触发的触发器在CP＝1期间，输出状态随输入信号变化。A.正确B.错误分值：1.0023.[判断题]基本RS触发器可由两个与非门组成，也可由两个或非门组成。A.正确B.错误分值：1.0024.[判断题]同步JK触发器在时钟CP=1期间，J、K输入信号发生变化时，对输出Q的状态不会有影响。A.正确B.错误分值：1.0025.[判断题]上升沿D触发器在输入D=1时，输入时钟脉冲CP上升沿后，触发器只能翻到1状态。A.正确B.错误分值：1.0026.[判断题]没有触发器的电路不是时序逻辑电路。A.正确B.错误分值：1.0027.[判断题]下降沿触发的触发器在CP＝0期间，输出状态随输入信号变化。A.正确B.错误分值：1.0028.[判断题]同步时序电路具有统一的时钟CP控制。A.正确B.错误分值：1.0029.[判断题]所谓下降沿触发,是指触发器的输出状态变化发生在CP＝0期间。A.正确B.错误分值：1.0030.[判断题]4位二进制计数器也是一个十六分频电路。A.正确B.错误分值：1.0031.[判断题]边沿JK触发器在时钟CP=1期间，J、K输入信号发生变化时，输出Q的状态随之变化。A.正确B.错误分值：1.0032.[判断题]4位二进制计数器表示的数值范围为0000～1111。A.正确B.错误分值：1.0033.[判断题]时序逻辑电路含有记忆功能的器件。A.正确B.错误分值：1.0034.[判断题]由触发器组成的电路是时序逻辑电路。A.正确B.错误分值：1.0035.[判断题]同步RS触发器在CP=1期间，输出状态随输入R、S端的信号变化。A.正确B.错误分值：1.0036.[分析、设计题]试用四位二进制加法计数器CT74LS161构成九进制计数器（0-9），方法不限。已知161功能表和逻辑图如下：分值：10.0037.[分析、设计题]下列各边沿JK触发器，试对应输入CP电压波形画出输出端Q的输出电压波形。设触发器的初始状态为Q=0。分值：10.0038.[分析、设计题]下降沿触发的边沿JK触发器的输入CP、J、K和端的电压波形如下图所示，为异步置0端，低电平有效。试画出输出端Q的电压波形