计算机组成原理 第三章 存储系统

上海立信余计学院

数学与信乩学既

第三章内部存储器

・概述二:

•SRAM存储器

•DRAM存储器

・只读存储器和闪速存储器

•并行存储器

•cache存储器

上海立信会计学院

数学与信乩学既

概述一一基本概念

•基本概念

•存储元件：用一个具有两种稳定状态，并且在

一定条件下状态可相互转换的物理器件来表示

二进制数码0和1,这种器件称为存储元件。

•存储单元：由若干个存储元组成一个存储单元。

•存储器：由若干个存储单元组成了存储器。

上海立信会计学院

数学与信乩学既

概述存储器分类

•存储器分类

•按存储介质分类：磁表面/半导体存储器

•按存取方式分类：随机/顺序存取（磁带）

-按读写功能分类：ROM,RAM

-RAM：双极型/MOS

•ROM：MROM/PROM/EPROM/EEPROM

•按信息的可保存性分类：永久性和非永久性的

•按存储器系统中的作用分类：主/辅/缓/控

上海立信会计学院

数学与信乩学既

概述一一存储器的分级

目前存储器的特点是：

•速度快的存储器价格贵，叁量小；

•价格低的存储器速度慢，余量大。

在计算机存储器体系结构设计时，我们希望存

储器系统的性能高、价格低，那么在存储器系统设

计时，应当在存储器容量，速度和价格方面的因素

作折中考虑，建立了分层次的存储器体系结构如下

图所示。

上海立信余计学院

数学与信乩学既

寄存器

cache

cache

主存储器

磁盘

磁带

上海立信余计学院

数学与信乩学院//

3.1.3主存储器的技术指标”〜

•字存储单元：存放一个机器字的存储单元，相应的单元地址

叫字地址。

•字节存储单元：存放一个字节的单元，相应的地址称为字节

地址。

•存储容量：指一个存储器中可以容纳的存储单元总数。存储

容量越大，能存储的信息就越多。(1KB=21OB,1MB=22°B,

1GB=23OB,1TB=24OB)

•存取时间又称存储器访问时间：指一次读操作命令发出到该

操作完成，将数据读出到数据总线上所经历的时间。通常取

写操作时间等于读操作时间，故称为存储器存取时间。

•存储周期：指连续启动两次读操作所需间隔的最小时间。通

常，存储周期略大于存取时间，其时间单位为ns。

•存储器带宽：单位时间里存储器所存取的信息量，通常以位

/秒或字节/秒做度量单位。

上海立信会计学院

数学与信乩学既

随机读写存储器

•半导体存储器的优缺点：

•优：半导体存储器的优点是存取速度快,

存储体积小，可靠高，价格低廉；

•缺：断电后存储器不能保存信息；

•静忐MOS存储器

•动走MOS存储器

上海立信会计学院

数学与信乩学既

3.2SRAM存储器

3.2.1基本的静态存储元阵列

3.2.2基本的SRAM逻辑结构

3.2.3读/写周期波形图

主存(内部存储器)是半导体存储器。根据信息

存储的机理不同可以分为两类：

-静态读写存储器(SRAM)：存取速度快

-动态读写存储器(DRAM)：存储容量比SRAM大。

随机读写存储器---静态MOS存储器

•SRAM的存储位

元电路由6个MOS管X地址讲码纪

子组成，其中核心的

两个MOS管子构成一

个双稳态触发器，这

个存储元电路就是利

用双稳态触发器来保

存信息的。

报Y地Mi科假

11()>(Im

随机读写存储器---静态MOS存储器

•SRAM的组成

-存储体：存储单元的集合。

-地址译码器：地址译码器的输入信息来自CPU的地

址寄存器。地址译碣有两种方式：单*码方式和双

译码方式。

-驱动器：通常加在译码器的输出之后。

-I/O电路：处在数据总线和被选用的单元之间，用以

控制被选中的单元读出或写入。

-片选与读/写控制电路：在地址选择时，首先要进行

速片。

-输出驱动电路：

上海立信会计学院

数学与信乩学院

随机读写存储器一静态MOS存储器

・SRAM存储器芯片举例

.v<•(,

--GND

64X64〃储矩阵

/o

I1

T/O2列I/O电路

1输入数

I/0

3据控制M列选择MM

I/0

4WWW

TTT

A

OMA9

cs-=rrzO-J

WE1-i=C~

m3.42114逻辑结构框图

上海立信会计学院

数学与信乩学院

3.2.1基本的静态存储元阵列

1、存储位元（行线）选择线

选择线0:廿存加储仅位元

AC

2、三组信号线选择线AAApdrF^g

A1

地

—

地

A址

址)

A*译选择线2数学据入数据出

•地址线线1^5H^ZF^5

A4码

•数据线A5器"5"Vy

II

•行线选择线64

­列线5

•控制线控制线R/W数据输入/输出

缓冲与控制

数据线12tlI/O,I/O,

上海立信会计学院

数学与信乩学院

3.2.2基本的SRAM逻辑结构

•SRAM芯大多采

用双译码方式，

以便组织更大的

存储容量。采用

了二级译码：将

”制列译码■

出

地址分成x向、y教

兴CS------e

A..A,A,A(,i.

回两部分如图所WE-C

0E------c

zKo•出境冲器

上海立信会计学院

数学与信乩学既

322基本的SRAM逻辑结构

•存储体(256X128X8)

.•通常把各个字的同一个字的同一位集成在一个芯片

(32KX1)中，32K位排成256X128的矩阵。8个

片子就可以构成32KB。

・地址译码器

•采用双译码的方式(减少选择线的数目)。'

•A0~A7为行地址译码线

•A8〜A14为列地址译码线

上海立信会计学院

数学与信乩学既

3.2.2基本的SRAM逻辑结构

­读与写的互锁逻辑

控制信号中CS是片选信号，CS

有效时（低电平），门Gl、G2均

被打开。OE为读出使能信号，

OE有效时（低电平），门G2开启,

当写命令WE=1时（高电平），门

G1关闭，存储器进行读操作。写

操作时，WE=O,门G1开启，门

G2关闭。注意，门G1和G2是互

锁的，一个开启时另一个必定关

闭，这样保证了读时不写，写时

不读。

上海立信会计学院

数学与信乩学既

323读/写周期波形图

/

地址仃效地址

L।

•读周期CS

・读出时间TaqOE

­读周期时间Tre1/0数据（出）

X有效数据）一

•写周期（a）读周期（而高）

~~,in-----

•写周期时间Twe地址书效地址

I

•写时间twd

•存取周期

读周期时间1^=写时间twdI/O数据《入》X有效数据看

（b）写周期（«1低）

［例1］图3.5(a)是SRA的写入时序图。其中R/W是读/写命

令控制线，当R/W线为低电平时，存储器按给定地址

把数据线上的数据写入存储器。请指出图3.5(a)写入时

序中的错误，并画出正确的写入时序图。

*

地址①X②③地址乂；_u<

"T

1

数据④X⑤数据xj

1_

cs^____________________________________r

1

R/WAr\

⑶错误时序(b)正确时序

上海立信会计学院

数学与信乩学院

3.3DRAM存储器

3.3.1DRAM存储位元的记忆原理

3.3.2DRAM芯片的逻辑结构

3.3.3读/写周期、刷新周期

3.3.4存储器容量的扩充

3.3.5高级的DRAM结构

3.3.6DRAM主存读/写的正确性校验

上海立［言会计学阮

数学与信乩.既/,

随机读写存储器动态MOS存储器

•动态存储器的组成「

-四管动态存储器

-单管动态存储器

上海立信余计学院

数学与信乩学既

•单管动态存储元

它由一个管子T1和

一个电容。构成，写入数据线

时，字选择线为“1”，字选级

T1管导通，写入信息由--------T------------

位线（数据线）存入电

容。中；读出时，字选

择线为“1”，存储在电

三co

容C上的电荷，通过T1

输出到数据线上，通过

读出放大器即可得到存

储信息。

上海立信会计学院

数学与信乩学既

3.3.1DRAM存储位元的记忆原理

SRAM存储器的存储位元是一个触发

器，它具有两个稳定的状态。而DRAM

存储器的存储位元是由一个MOS晶体管

和电容器组成的记忆电路，如图3.6所示。

上海立信余计学院

数学与信乩学既

随机读写存储器动态MOS存储器

•动态存储器的操作

-写入操作

-读出操作

-刷新操作

3.3.1DRAM存储位元的记忆原理

列线

低

刷新

高

行线

□OUT

低

RIW

低

AN

位线

⑶写।到存储位元(b)写0到存储位元

列线列线

低高

刷新2刷新

高高

行线行线工ON

高高

DourOoin

高高

R/W局RiW高

D

%w1

位线位线

⑹从存储位元读出1(d)刷新存储位元的1

上海立信会计学院

数学与信乩学既

3.3.2DRAM芯片的逻辑结构

下面我们通过一个例子来看一下动态存储器的逻辑结构如图。

图3.7(a)示出IMX4位DRAM芯片的管脚图，其中有两个电源脚、

两个地线脚，为了对称，还有一个空脚(NC)。

图3.7(b)是该芯片的逻辑结构图。与SRAM不同的是：

(1)增加了行地址锁存器和列地址锁存器。由于DRAM存储器

容量很大，地址线宽度相应要增加，这势必增加芯片地址线的管

脚数目。为避免这种情况，采取的办法是分时传送地址码。若地

址总线宽度为10位，先传送地址码A0〜A9,由行选通信号RAS

打入到行地址锁存器；然后传送地址码A10〜A19,由列选通信

号CRS打入到列地址锁存器。芯片内部两部分合起来，地址线宽

度达20位，存储容量为1MX4位。

(2)增加了刷新计数器和相应的控制电路。DRAM读出后必须

嬲讦蟾懿鹤鞫麴%醯鹳鹦卖/蟹写操作

替进行的，所以通过2选1多路开关来提供刷新行地址或正常读/写

的行地址。

上海立信会计学院

数学与信乩学既

3.3.2DRAM芯片的逻辑结构

10

刷新控制->刷新

与定时计数器选

21行

10存储阵列

M译

1024x1024

U码

A-A10x4位

09行地址X

地址线1

锁存器

A°A|…AJ5~~

AKAU…Aw121024

1

2

AIO'"A]910列

列地址

译输入/输出缓冲器

=>锁存器

码与读出放大器

3~~

1024

CAS

RAS

⑶管脚图(b)逻辑结构图

上海立信余计学院

数学与信乩学既

333读/写周期、刷新周期

1、读/写周期

•读周期、写周期的定义是从行选通信号RAS下降沿开

始，到下一个RAS信号的下降沿为止的时间，也就是

连续两个读周期的时间间隔。通常为控制方便，读周

期和写周期时间相等。

(a)读周期(b)写周期

上海立信会计学院

数学与信乩学既

333读/写周期、刷新周期

2、刷新周期

■刷新周期：DRAM存储位元是基于电容器上的电荷量存

储，这个电荷量随着时间和温度而减少，因此必须定期地

刷新，以保持它们原来记忆的正确信息。

•刷新操作有两种刷新方式：

1）集中式刷新:DRAM的所有行在每一个刷新周期中都被刷新。

•例如刷新周期为8ms的内存来说，所有行的集中式刷新必须每隔8ms

进行一次。为此将8ms时间分为两部分：前一段时间进行正常的读/

写操作，后一段时间（8ms至正常读/写周期时间）做为集中刷新操

作时间。

2）分散式刷新:每一行的刷新插入到正常的读/写周期之中。

・例如p72图3.7所示的DRAM有1024行，如果刷新周期为8ms,则每一

行必须每隔8ms+1024=7.8us进行一次。

随机读写存储器一一动态MOS存储器

•动忐RAM的存储元件依靠也衮上的电苻表示存

储的数据信息，而电余的绝缘也阻不可能无F艮

大，因此漏也不可避免。

•每隔一定的时间就对存储体中全部的存储电进

行充电，以补充所消失的电苻，维持原存信息

不变，这个过程称为“刷新”。

•显然，只要定时给全部存储元电路执行一遍读

操作，而信息不向外输出，那么就可实现信息

再生或刷新。

上海立信余计学院

数学与信乩学既

随机读写存储器动态MOS存储器

•DRAM的刷新

--集中式刷新

-分散式刷新

-异步式刷新

随机读写存储器---动态MOS存储器

•集中式刷新

•在整个的2Ms的时间内集中对每一

行进行刷新，刷新时读/写操作停止。每

行的刷新一般与一次的读/写周期相等。

01238703871387238733999

上海立信余计学院

数学与信乩学既

•例如：

•对128*128矩阵存储器进行刷新时，刷新的时间相

当于128个读周期，假如读写周期为0.5us,刷新周

期为2ms,那么共有2ms/0.5us=4000个周期。其中

4000-128=3872个周期用来读写或维持，然后用128

个周期，相当于128*0.5=64us用来刷新操作。由于

在这64us中不进行读写操作，故称其为死时间。

•分散式刷新方式

•把每行存储元件的刷新分散安排在各个读写周期内

即把读写周期分为两段，前段表示读写，后段表示

刷新时间。

•例如:对128*128的存储器，假如存储器的读写周期

为0.5us,那么刷新的时间也为0.5us,则整个存储

系统周期为lus。只需128us就能对全部的存储单元

上海立信余计学院

数学与信乩学院

随机读写存储器---动态MOS存储器

系

统

^(0)⑴(127)

^

号

1

0y127

rtc-----

刷新间隔128个系统周期（128us

上海立信会计学院

数学与信乩学既

随机读写存储器---动态MOS存储器

•异步刷新方式：

•将集中式和分散式结合起来，即在21ns内

分散地把128行刷新一遍.

2ms/128=15.5us

上海立信会计学院

■

数学与信乩学既

>•Z

3.3.4存储器容量的扩充

1、字长位数扩展

给定的芯片字长位数较短，不满足设计要求的存

储器字长，此时需要用多片给定芯片扩展字长位数。

三组信号线中，地址线和控制线公用而数据线单独分

开连接。

d=设计要求的存储器容量/选择芯片存储器容量

［例2］利用1MX4位的SRAM芯片，设计一个存储容量

为IMX8位的SRAM存储器。

解：所需芯片数量=(1MX8)/(1MX4尸2(片)

设计的存储器字长为8位，存储器容量不变。连接

的三组信号线与例相似，即地址线、控制线公用，数

据线分高4位、低4位，但数据线是双向的，与SRAM

芯片的I/O端相连接。见书上图3.9所示。

上海立信会计学院

数学与信乩学既

3.3.4存储器容量的扩充

2、字存储容量扩展

给定的芯片存储容量较小（字数少），不满足设

计要求的总存储容量，此时需要用多片给定芯片来扩

展字数。三组信号组中给定芯片的地址总线和数据总

线公用，控制总蝮中R/W公用，使能端EN不能公用，

它由地址总线的高位段译码来决定片选信号。所需芯

片数仍由（d=设计要求的存储器容量/选择芯片存储器

容量）决定。

［例3］用1MX8位的DRAM芯片设计2MX8位的DRAM

存福器

解：所需芯片数d=（2MX8）/（1MX8）=2（片）

设计的存储器见书上图3.10所示。字长位数不变，地

址总线A0〜A19同时连接到2片DRAM的地址输入端，

地址总线最高位有A20、［而，分别作为两片DRAM的

片选信号，两个芯片不会同时工作。

上海立信会计学院

数学与信乩学既

3.3.4存储器容量的扩充

3、存储器模块条

•存储器通常以插槽用模块条形式供应市场。这种

模块条常称为内存条，它们是在一个条状形的小

印制电路板上，用一定数量的存储器芯片，组成

一个存储容量固定的存储模块。如图所示。

•内存条有30脚、72脚、100脚、144脚、168脚等多

种形式。

-30脚内存条设计成8位数据线，存储容量从256KB〜32MB。

-72脚内存条设计成32位数据总线

-100脚以上内存条既用于32位数据总线又用于64位数据总线，存储

容量从4MB〜512MB。

上海立信余计学院

数学与信乩学既

335高级的DRAM结构

1、FPMDRAM

快速页模式动态存储器，它是根据程序的局部性原理

来实现的。读周期和写周期中，为了寻找一个确定的

存储单元地址，首先由低电平的行选通信号RAS确定

行地址，然后由低电平的列选信号CAS确定列地址。

下一次寻找操作，也是由RAS选定行地址，CAS选定

列地址，依此类推，如下图所示。

上海立信会计学院

数学与信乩学院

335高级的DRAM结构

2、CDRAM

CDRAM称为带高速缓冲存储器（cache）的动态存储

器，它是在通常的DRAM芯片内又集成了一个小容量

的SRAM,从而使DRAM芯片的性能得到显著改进。

如图所示出1MX4位CDRAM芯片的结构框图，其中

SRAM为512X4位。

I/O控制苍

和

数据

锁存器

TT丁

写

片

读

命

选

命

令

中

令

上海立信会计学院

数学与信乩学既

335高级的DRAM结构

3、SDRAM

SDRAM称为同步型动态存储器。计算机系统

中的CPU使用的是系统时钟，SDRAM的操作

要求与系统时钟相同步，在系统时钟的控制下

从CPU获得地址、数据和控制信息。换句话说,

它与CPU的数据交换同步于外部的系统时钟信

号，并且以CPU/存储器总线的最高速度运行，

而不需要插入受待状态。其原理和时序关系见

下一页图和动画。

•SDRAM恙片

SDRAM为同步动态随机存储器型芯片，它是在

DRAM上集成了一个SRAM实现的小容量的高速缓冲器。

从而使DRAM芯片的性能得到显著改进。

•它与CPU共享一个时钟周期，以相同的速度同步工作，

每一个时钟脉冲的上升沿便开始传递数据。

以SRAM保存一行内容的办法，对成块传送非常有

利。如果连续的地址高11位相同，意味着属于同一行

地址，那么连续变动的9位列地址就会使SRAM中相应

位组连续读出，这称为式读取。

上海立信会计学院

数学与信乩学院

CKECKE缓冲器

列译码

CLK-ICLK缓冲器存储体0

行2MX8位

译

A0

A1码DRAM

A2

A3

A4地读放

A5址

6

A缓

A7

A8冲

9器

A数

1控制信数DQ0

2据)Q1

A12产生据

3控DQ2

A1电路DQ3

0制

I/O

A1缓DQ4

电

AI冲DQ5

路Q6

滞)

7

模式寄存器DQ

刷新列地址

计数器计数器

IDQM

列译码列译码

/命

令

行存储体2存储体3

译

译2Mx8位2Mx8位

码

码

CAS

WEDRAMDRAM

读放读放

।।।

八输山*八|输出Xi%输出XN输山）

（b）SDRAM读操作时序（猝发长度=4延时=2）

上海立信会计学院

数学与信乩学既

335高级DRAM的结构

[例4]CDRAM内存条组成实例。

一片CDRAM的容量为1MX4位，8片这样

的芯片可组成1MX32位4MB的存储模块，其

组成如下图所示。

—行地址11位一一列地址9位一

AioBE「BEo

A”A??A2|A1,A）

字节允许；

存储地址（24位）块（2位）块内字地址（20位）

1

数据总线（32位）

上海工信■会•计学阮

数学与信乩学既/，..r

3.3.6DRAM主存读/写的正确性校验

DRAM通常用做主存储器，其读写操作的

正确性与可靠性至关重要。为此除了正常的数

据位宽度，还增加了附加位，用于读/写操作正

确性校验。增加的附加位也要同数据位一起写

入DRAM中保存。其原理如图所示。

出错信号

数据输出

纠正器一

-7\~

数据输入

比

存

较

储

器

器

上海立信余计学院

数学与信乩学既

3.4只读存储器和闪速存储器

只读存储器和闪速存储器一一只读存储器

信息只能读出不能随意写入的存储器，称为只

读存储器，记为只揍存储器ROM。

它的特点是通过一定方式将信息写入之后，信

息就固定在ROM中，供电电源切断之后，信息

也不会爰失。

它的最大优点是具有不易失性。

只读存储器主要用来存放一些不需要修改的程

序，如微程序、子程序、某些系统软件和用户

软件。

上海立信会计学院

数学与信乩学既

3.4.1只读存储器ROM

ROM叫做只读存储器。顾名思义，只读的

意思是在它工作时只能读出，不能写入。然而其

中存储的原始数据，必须在它工作以前写入。只

读存储器由于工作可靠，保密性强，在计算机系

统中得到广泛的应用。主要有两类：

-掩模ROM：掩模ROM实际上是一个存储内容固

定的ROM,由生产厂家提供产品。

-可编程ROM：用户后写入内容，有些可以多次