2025年电子信息考研集成电路设计专项训练冲刺试卷（含答案）

2025年电子信息考研集成电路设计专项训练冲刺试卷（含答案）考试时间：______分钟总分：______分姓名：______一、1.简述MOSFET器件在饱和区工作的条件，并推导其输出特性方程（ID-VD）。2.解释体效应的形成机制，并说明其如何影响MOSFET的阈值电压Vth和跨导gm。3.对比增强型NMOSFET和耗尽型NMOSFET在结构和工作原理上的主要区别。二、1.电路如题图所示（此处无图），其中M1、M2为理想MOSFET，且参数对称（gm1=gm2,rds1=rds2）。试求该电路的电压增益Av=Vout/Vin，并分析其输入电阻Rin和输出电阻Rout。（请先建立小信号模型）2.分析题图所示共源共栅放大电路（此处无图）的工作原理。说明共栅级在此电路中主要起到什么作用？试推导该电路的电压增益表达式Av。3.如题图所示（此处无图），为一个共源放大电路，负载为电阻RL。已知M1的参数为gm,rds。试求该电路的电压增益Av=Vout/Vin，并分析负载RL对电压增益的影响。三、1.设计一个单级CMOS反相器，要求其阈值电压Vth=0.7V，工作在饱和区。已知supplyvoltageVDD=5V，MOSFET的参数为kn=50uA/V2,λ=0.02V-1。试选择合适的M1、M2的宽长比W/L（假设M1、M2的W/L相同），并计算其静态功耗。2.分析题图所示共源放大电路的频率响应特性（此处无图）。假设MOSFET的寄生电容Cgs=Cgd=5pF，负载电容Cl=100pF。定性说明该电路的低频响应和高频响应主要由哪些因素决定？估算其下限截止频率fL和上限截止频率fH的大致数量级。3.如题图所示（此处无图），为一个带有源负载的反相器（其中M3为有源负载）。试推导该电路的电压增益表达式Av，并说明有源负载相比电阻负载在提高电压增益方面的优势。四、1.解释什么是差分放大器，并说明其主要性能指标（如CMRR、Ad）的含义。2.题图所示为一个长尾差分放大器（此处无图），其中M1、M2为差分对管，M3为共模电流源。假设M1、M2参数完全相同，M3的静态电流为I0。试推导该电路的差模电压增益Ad和共模电压增益Ac的表达式。3.分析共模抑制比CMRR的影响因素，并简述提高CMRR的常用方法。五、1.说明运算放大器在理想情况下具有哪些主要特性？2.如题图所示（此处无图），为一个基于运算放大器的反相比例放大电路，其中Rf和R1为外接电阻。试推导其电压增益Av的表达式，并说明其输入电阻和输出电阻。3.如题图所示（此处无图），为一个基于运算放大器的有源滤波器电路（例如低通滤波器）。简述其工作原理，并定性分析改变电阻R或电容C的值如何影响滤波器的频率响应特性（如截止频率）。六、1.简述CMOS数字电路中，静态功耗和动态功耗的主要来源及其影响因素。2.比较CMOS与TTL逻辑门电路在电气特性（如电压电平、扇出系数、功耗、速度）方面的主要区别。3.什么是亚稳态？简述亚稳态可能带来的问题以及系统设计中常见的处理方法。七、1.简述集成电路版图设计中的“保形”原则，并举例说明其在避免器件电学性能变化方面的重要性。2.分析长金属导线在版图中可能存在的寄生电容和寄生电阻，并说明这些寄生参数对电路性能（如延迟、噪声）的影响。3.什么是“跨导电桥”（TransistorBridge）？简述其在模拟电路版图设计中的应用。八、1.什么是锁相环（PLL）？简述其基本组成模块（如压控振荡器VCO、鉴相器PD、低通滤波器LPF）及其功能。2.说明锁相环的主要性能指标（如锁定时间、相位噪声、压控灵敏度）的含义。3.简述电荷泵（ChargePump）式压控振荡器的基本工作原理及其主要优点。试卷答案一、1.解析思路：MOSFET饱和区条件是栅源电压大于阈值电压且漏源电压大于栅源电压减去阈值电压（VGS>Vth且VDS>VGS-Vth）。推导ID-VD方程需要从MOSFET的平方律特性出发，即ID=Kn(VGS-Vth)^2，其中Kn=(μnCOX/2)(W/L)。结合漏源电压VDS，当VDS>=VGS-Vth时，电流主要受栅极电压控制，从而得到ID=Kn(VGS-Vth)^2。2.解析思路：体效应是由于沟道下方存在耗尽层，且耗尽层会随着反向偏置的增加而展宽，从而影响沟道的有效宽度。这导致N型MOSFET的体接触（接源极或衬底）为负电压时，耗尽层展宽会“吃掉”一部分有效沟道，使得阈值电压Vth升高。反之，体接触为正电压时，Vth会降低。体效应也影响跨导gm，通常Vth升高，gm会减小。3.解析思路：增强型NMOSFET在零栅源电压（VGS=0）时，没有导电沟道，只有当VGS>Vth时才导通。其输出特性在VGS<Vth时处于截止区，VGS>Vth后进入饱和区。耗尽型NMOSFET在零栅源电压时已经存在反型层（导电沟道），只要VGS>0（或VGS>Vth负值），就会导通，其输出特性在VGS<Vth负值时处于截止区，VGS>0后进入饱和区或线性区。二、1.解析思路：建立小信号模型：将M1、M2视为受控电流源，分别用gm*vgs1和gm*vgs2表示。由于电路对称，vgs1=-vgs2=vgs/2。求增益Av=Vout/Vin。Vout=gm*vgs2*rds2=-gm*vgs/2*rds2。Vin=vgs1+vgs2/gm=vgs/2+vgs/2/gm=vgs(1+1/gm)。因此Av=Vout/Vin=[-gm*vgs/2*rds2]/[vgs(1+1/gm)]=-gm*rds2/(2*(1+1/gm))。输入电阻Rin=Vin/(vgs1+vgs2)=Vin/(vgs/2+vgs/2/gm)=Vin/[vgs(1+1/gm)]。Vin=-gm*vgs/2*rds2，代入得Rin=[-gm*vgs/2*rds2]/[vgs(1+1/gm)]=-gm*rds2/(2*(1+1/gm))。输出电阻Rout近似为M2的输出电阻rds2。2.解析思路：共源级提供电压放大，共栅级起缓冲作用。其原理是：共源级输出电压与输入电压反相且放大；共栅级输入电压近似等于其漏极电压（即共源级输出电压），其源极电压随输入电压变化而变化，相当于一个阻抗转换器，通常具有较低的输入电容和较高的输入阻抗，且输出电压与输入电压同相。增益Av=Av源*Av栅。Av源为共源级增益，Av栅为共栅级增益（通常约为1，取决于源极电阻和共栅器件参数）。主要作用是提高输入阻抗和降低输出阻抗，同时不改变电压增益（或略微降低）。3.解析思路：建立小信号模型：M1的跨导为gm，输出电阻为rds。负载RL与rds并联。Vout=gm*vgs*(RL||rds)。Vin=vgs+(gm*vgs*(RL||rds))/gm=vgs*(1+(RL||rds)/rds)。其中RL||rds=RL*rds/(RL+rds)。因此Av=Vout/Vin=[gm*vgs*(RL*rd)/(RL+rds)]/[vgs*(1+(RL*rd)/(RL+rds))]=gm*(RL*rd)/[(RL+rds)+(RL*rd)/(RL+rds)]。简化后得到Av=gm*(RL*rd)/[(RL+rds)+rd]=gm*(RL*rd)/[RL+2rds]。分析负载影响：增益与负载RL成正比，与输出电阻rds成正比，但存在分母项RL+2rds，表明增益受到限制。三、1.解析思路：在饱和区，M1的静态电流Iout≈Kn*(VGS-Vth)^2。由于反相器输出高电平为VDD，要使M1工作在饱和区输出高电平，其漏极（连接VDD）电压必须高于栅极电压。因此，M1的栅极电压VGS=VDD-Vth。此时，Iout=Kn*[(VDD-Vth)-Vth]^2=Kn*(VDD-2*Vth)^2。静态功耗P_static主要由M1漏源电流Iout和VDD的乘积决定，即P_static≈Iout*VDD=Kn*(VDD-2*Vth)^2*VDD。选择W/L：为了使M1能提供足够的电流Iout并满足功耗要求，需要选择合适的W/L。W/L的选择还影响阈值电压的精度和电路的静态功耗。通常W/L的选择需要综合考虑电压增益、噪声、功耗等因素。计算功耗时使用了饱和区近似。2.解析思路：低频响应主要受密勒效应影响，输入电容（主要是Cgs）通过密勒效应被放大，形成等效输入电容Cin_miller，与输入电阻Rin（或等效电阻）形成低通滤波器，决定下限截止频率fL。高频响应主要受内部寄生电容（Cgs,Cgd）和负载电容Cl的影响，这些电容与晶体管自身的输出电阻（rds）或等效电阻形成高通滤波器或米勒补偿效应，决定上限截止频率fH。估算fL：fL≈1/(2π*Cin_miller*Rin)。估算fH：fH≈gm/(2π*(Cgs+Cgd_parallel+Cl))，其中Cgd_parallel是Cgd与密勒电容的并联值。3.解析思路：推导电压增益：Vout=-Kn*(VGS1-Vth)^2。其中VGS1是M1的栅源电压。由于M3是电流源，其输出电流I0近似为常数。在反相器中，VGS1=Vin-Vth。所以Vout=-Kn*(Vin-Vth-Vth)^2=-Kn*(Vin-2*Vth)^2。相比电阻负载，有源负载（如M3）的等效电阻非常大（理想情况下为无穷大），因此能提供更高的电压增益，因为输出电压Vout≈Iin*R_load。R_load越大，Av越高。四、1.解析思路：差分放大器是同时输入两个幅度相等、相位相反（差模信号）或幅度相等、相位相同（共模信号）的电压的放大器。差模电压增益Ad衡量电路放大差模信号的能力，即Ad=ΔVout/Δ(Vin+-Vin-)。共模电压增益Ac衡量电路抑制共模信号（如温漂、电源波动）的能力，即Ac=ΔVout/Δ(Vin++Vin-)。共模抑制比CMRR是衡量差分放大器性能的关键指标，定义为CMRR=|Ad/Ac|，通常用分贝表示为CMRR(dB)=20*log10(|Ad/Ac|)。高CMRR表示电路具有良好的共模抑制能力。2.解析思路：推导Ad：差模输入下，Vin+=Vin,Vin-=-Vin。M1、M2参数对称，VGS1=Vin-Vth,VGS2=-Vin-Vth。ID1=Kn*(VGS1-Vth)^2=Kn*(Vin-2*Vth)^2。ID2=Kn*(VGS2-Vth)^2=Kn*(-Vin-2*Vth-Vth)^2=Kn*(-Vin-3*Vth)^2=Kn*(Vin+3*Vth)^2。由于M3是电流源，ID1+ID2=I0≈0，即ID1=-ID2。因此，Vout≈ID1*rds1=-ID2*rds2。若rds1=rds2=rds，则Vout≈Kn*(Vin-2*Vth)^2*rds。Ad≈rds*Kn*(Vin-2*Vth)^2/Vin（假设Vin>>2*Vth）。更常用的简化模型假设VGS1≈Vin,VGS2≈-Vin，则ID1≈Kn*Vin^2,ID2≈Kn*Vin^2。Vout≈(ID1-ID2)*rds=2*Kn*Vin^2*rds。Ad≈2*Kn*rds。推导Ac：共模输入下，Vin+=Vin,Vin-=Vin。VGS1=Vin-Vth,VGS2=Vin-Vth。ID1=Kn*(Vin-2*Vth)^2。ID2=Kn*(Vin-2*Vth)^2。Icm=ID1+ID2=2*Kn*(Vin-2*Vth)^2。Vout≈Icm*rds=2*Kn*(Vin-2*Vth)^2*rds。Ac≈2*Kn*rds*(Vin-2*Vth)^2/Vin（假设Vin>>2*Vth）。更常用的简化模型假设VGS≈Vin-Vth，则ID≈Kn*(Vin-Vth)^2。Icm≈2*Kn*(Vin-Vth)^2。Vout≈Icm*rds=2*Kn*(Vin-Vth)^2*rds。Ac≈2*Kn*rds*(Vin-Vth)^2/Vin。通常忽略(Vin-Vth)项，Ac≈2*Kn*rds*Vin。3.解析思路：CMRR的影响因素：差模增益Ad的大小、共模增益Ac的大小。提高Ad（如增加MOSFET宽长比、提高VDD）、降低Ac（如提高电流源M3的等效电阻、减小器件mismatches）都能提高CMRR。常用方法：使用有源负载代替电阻负载（提高Ac）、采用更大尺寸的MOSFET以减小器件参数mismatches（提高Ad和Ac的匹配性）、采用共源共栅结构、采用更先进的制造工艺。五、1.解析思路：理想运算放大器特性：输入阻抗无穷大（Zin=∞），输出阻抗为零（Zout=0），开环差模增益无穷大（Aol=∞），带宽为零（fBW=∞），输入失调电压、失调电流、噪声电压、噪声电流均为零，共模抑制比为无穷大，压摆率无穷大，无相位滞后。2.解析思路：推导Av：利用“虚短”（V+≈V-）和“虚断”（Ig=0）假设。V+≈0。Vin=V+≈0。Vout=-If*Rf。If≈Vin/Rin=0/Rin=0（由于理想运放输入阻抗无穷大）。更准确地说，对于反相输入端，V-≈V+≈0，输入电流Ig=(Vin-V-)/Rin=Vin/Rin，此电流全部流入反馈电阻Rf，所以If=Vin/Rin。因此Vout=-If*Rf=-(Vin/Rin)*Rf=-Vin*(Rf/Rin)。Av=Vout/Vin=-Rf/Rin。输入电阻Rin=Vin/If=Vin/(V-/Rin)=Vin/(0/Rin)=Rin（理想运放输入阻抗无穷大，实际上Vin是施加在Rin上的电压）。输出电阻Rout=0（理想运放输出阻抗为零）。3.解析思路：工作原理：利用运放的高增益和负反馈。输入信号Vin施加于反向输入端，产生微小的差分输入电压Vd=Vin-Vout。运放的高开环增益Aol使得输出电压Vout试图调整到使Vd接近零（Vout≈-Vin/Aol）。在深度负反馈条件下（|Avf|=|Aol|>>1），Vd≈0，因此Vout≈-Vin*(1/Avf)。Avf=Rf/Rin。改变Rf或Rin会改变Avf，从而改变滤波器的增益和截止频率（对于低通滤波器，增益与Avf成正比，截止频率与时间常数（由R和C决定）成反比）。六、1.解析思路：静态功耗：主要来源于晶体管在饱和或triode区工作时漏极电流的静态分量，以及二极管的静态漏电流。影响因素包括器件的阈值电压、工作电压、电源电压、器件结构（如多栅极器件）、工艺角等。动态功耗：主要来源于开关过程中电容的充放电电流。来源于：输入端电容（Cin）充放电，输出端电容（Cout）充放电，内部节点电容（Cint）充放电。影响因素包括工作频率、开关活动因子（电路平均开关频率）、电源电压（VDD）、电路中所有节点的有效电容（Cin+Cout+Cint）。2.解析思路：CMOSvsTTL：*电压电平：CMOS逻辑电平范围宽，高电平接近VDD，低电平接近0V。TTL高电平略低于VCC（如4.5V），低电平接近0V。CMOS阈值电压Vth在VDD/2附近，TTL有固定的VIL和VIH。*扇出系数：CMOS驱动能力强，扇出系数大（取决于输出电容）。TTL驱动能力相对较弱。*功耗：CMOS静态功耗极低（几乎为零，除非漏电流）。TTL静态功耗较大（约几mA）。CMOS动态功耗与频率成正比。TTL动态功耗也随频率增加，但静态功耗是主要部分。*速度：现代高速CMOS速度通常快于TTL。TTL速度也很快。*电源电压：CMOS可在较宽的VDD范围内工作。TTL通常固定在5V。*接口：CMOS和TTL逻辑电平不兼容，需要电平转换。TTL和CMOS（输入端）之间有一定兼容性。3.解析思路：亚稳态：指触发器或锁存器输出的状态（高或低）不确定，或者维持在高、低电平之间某个电压值附近，并且无法在规定时间内确定下来。可能原因：输入信号在建立/保持时间窗口外、输入信号电压在阈值电压附近、多个触发器同时触发等。问题：亚稳态状态可能被传播到其他逻辑门，导致错误的逻辑结果，甚至可能损坏电路。处理方法：使用同步器（如两级触发器链）、在设计中增加时间裕量、选择具有较低亚稳态概率和恢复时间的器件。七、1.解析思路：保形原则：在CMOS版图中，当进行金属层或其他层（如polysilicon）的延伸或拐角时，必须保证接触点（via）在延伸的路径上。这意味着如果一条线需要拐弯，拐弯处必须有一个接触点，或者线必须连续通过拐角（像一个“之”字形）。重要性：避免器件物理结构发生意外变化。例如，如果一条金属线在接触MOSFET栅极的地方突然中断，没有接触点，那么该MOSFET的栅极将悬空，其电学特性会变得不可预测或失效。保形原则确保所有电气连接按设计意图完成。2.解析思路：长金属导线寄生：寄生电容主要来源于导线下方或相邻的场氧化层、隔离结构（如N阱）。寄生电阻主要来源于导线材料的体电阻和沿导线边缘的薄层电阻。影响：寄生电容会降低电路的上升/下降时间，增加延迟，降低带宽，引入过冲和振铃（在高速信号中）。寄生电阻会降低信号幅度（电压降），增加功耗，可能引起噪声。特别是在长距离、大电流路径或高频应用中，寄生参数的影响显著。3.解析思路：跨导电桥：指在版图中，两个或多个MOSFET的源极或漏极（或其他节点）通过导线或接触点连接在一起形