存储设备行业深度：“两存”奋起直追设备乘风而起

目录索引一DRAM：AI模进的主“点之一 6（一）TRANSFOMER模对内提了高要求 6（二）AI效了DRAM/HBM的求 12（三存领以巨为主长存&长奋直追 14二、储艺驱存芯片术断进 22（一）DRAM：依电存储息“时转” 22（二）HBM：为AI而的“速路” 26（三）NAND：长储数据选择 27三、储备推工进步主抓手 31四、险示 34（一行资不预的风险 34（二半体术进及预的险 34（三半体备产不及期风险 34图表索引图1：同导对功能 6图2：同型存片 7图3：Transformer架构 8图4：AgenticAI对存储提出了多层次的需求 8图5：内存墙的形成 9图6：程序性记忆对容量的需求 9图7：程序性记忆对带宽的需求 10图8：工作内存—KV缓存 11图9：伟芯与HBM的展 图10：2024&2030年储芯市变化 12图存芯市场分百美） 13图12：2020-2025存市场况百美） 13图13：来年领储市增情（万片年） 13图14：DRAM相产价格化况 14图15：年季度DRAM市率化 14图16：年季度HBM市占变化 14图17：年季度NAND占变化 15图18：2024年球DRAM市分布 15图19：2024年球NAND场布 15图20：2024年球国区储要商 16图21：2024年DRAM和NAND产供地布情况 16图22：年要商资本支况 17图23：2025年DRAM场展望 17图24：&SK力&美光DRAMD1b数比 18图25：CXMTG4品数情况 19图26：年要商3DNAND位度化势 19图27：3DNAND最小垂直栅极间距（Min.VerticalGatePitch）趋势图 20图28：NAND引混合的况 21图29：DRAM结示图 22图30：High-K材料的应用逐步增加 23图31：元列面挑战解方式 23图32：围辑件面临挑和决案 24图33：DRAM堆（HBM） 24图34：来DRAM也走向25图35：DRAM发路图 26图36：HBM构意图 26图37：HBM及的艺 27图38：3DNAND成意图 28图39：3DNAND向缩面的战解方式 28图40：3DNAND直缩面的战解方式 29图41：3DNAND展线图 30表1：内要部半导设企半体务布情况 31一、DRAM：AI模型进步的主要卡点之一（一）Transfomer模型对内存提出了更高的要求内存芯片是一种半导体存储载体，用于临时存储数据。以便向执行计算的逻辑组件提供数据，应用于个人电脑、数据中心等设备，也被称为随机存取存储器（RAM）。如果将不同的半导体和人类的工作相比，逻辑芯片相当于执行思考计算的功能，而闪存芯片（NAND等）则相当于长期保存数据的书架，内存芯片（DRAM等）则相当于人类在执行数据处理时正在使用的或者随时备用的书。图1：不同半导体对应的功能研究中心

《Mitsui&Co.GlobalStrategicStudiesInstituteMonthlyReport》，广发证券发展半导体存储载体有多种类型，可以根据存储容量和处理速度分类。处理速度一般通过带宽表示带宽越宽，处理速度越快，由于处理速度和存储容量之间存在权衡，根据应用需求选择具有最佳存储容量和带宽组合的存储芯片。DRAM（动态随机存取存储器）速度较快且价格较高，因此常用于个人电脑、数据中心和智能手机的内存；NAND（非易失性存储）则由于其处理速度较慢，通常用作存储；还有诸如寄存器和静态随机存取存储器（SRAM）等存储设备，它们临时存储数据以供逻辑运算，这些通常位于逻辑内部，一般被视为与存储器分开。图2：不同类型的存储芯片研究中心

《Mitsui&Co.GlobalStrategicStudiesInstituteMonthlyReport》，广发证券发展架构的提出了引领了新一波的25年80.6——TransformerAITransformertokentoken。Transformer模型相较于传统的模型，在多个方面具有显著的优势：并行运算Transformer长距离依赖Transformer通过自注意力机制，每个token都能直接与整个序列中的所有token建立联系，全局感知能力极大提高了对长序列上下文的理解能力。丰富的特征表示TransformerTransformerNLP图3：Transformer架构阿里云开发者公众号根据《HeterogeneousMemoryOpportunitywithAgenticAIandMemoryCentricComputing》（JininSo），构建一个强大的AgenticAI，因为自注意力机制（该机制需要对序列中的每个元素（token）与序列中所有其他元素之间的关系进行建模，因此对内存和存储系统提出了前所未有的、多层次的需求和挑战；AI记忆系统可以被划分为工作记忆（处理当前任务）和长期记忆（知识、技能、经验）。（随着LLMTB级别；语义记忆（外部知识库）：存储外部知识的向量数据库，其容量需求可达数十运行时缓存KVTB整个系统融合了LLM（如Gemini）、外部数据库（如Milvus）和高速缓存机制，并通过检索、学习等方式进行交互，这对数据流动的带宽和延迟提出了极高要求。图4：AgenticAI对存储提出了多层次的需求《HeterogeneousMemoryOpportunitywithAgenticAIandMemoryCentricComputing》内存墙的形成。Transformer架构的兴起导致AI模型的程序性记忆（即模型权重）容量需求呈指数级增长，其速度远远超过了单个GPU上高带宽内存（HBM）的增长速度，从而形成了一道内存墙。内存的增长跟不上GPU处理能力的增加。AI模型（特别是LLM）对内存容量的需求增长是指数级的，而硬件（单个GPU）的内存容量供给增长是相对线性和缓慢的，这个日益扩大的差距意味着单个GPU已经远不足以容纳一个完整的大型语言模型，例如一个需要350GB内存的GPT-3模型无法直接加载到只有80GBHBM的A100GPU中。图5：内存墙的形成Semianalysis为了解决内存墙问题，唯一的办法就是使用多个GPU协同工作，其首要目的就是将所有GPU的HBM容量汇集起来，形成一个足够大的内存池来装下整个模型。这解释了为什么现代LLM推理和训练集群通常由数十甚至数百个GPU组成。图6：程序性记忆对容量的需求《HeterogeneousMemoryOpportunitywithAgenticAIandMemoryCentricComputing》Transformer的注意力得分可以完全并行计算，这完美契合了GPU的架构，极大地提升了训练效率，使得训练拥有数千亿甚至万亿参数的超大规模模型成为可能。LLM推理分为两个阶段，瓶颈也不尽不同:处理用户输入的Prefill阶段是计算密集型的，瓶颈在GPU的算力；逐字生成回答的Decoding阶段是带宽密集型的，瓶颈在于从HBM中读取模型权重的速度，在生成回复的每一步，GPU的强大算力都无法完全发挥，因为它在等待数据从内存中送达。因此，提升内存带宽是降低Decoding阶段延迟的最直接手段。除了模型权重，不断增长的KV缓存（属于工作记忆）也需要在每个token生成步骤中被高速读写，下图中标注的10毫秒内加载40GB具体说明了这种需求已经达到了4TB/s级别，只有HBM这样的技术才能满足（下文会详细解释）。图7：程序性记忆对带宽的需求《HeterogeneousMemoryOpportunitywithAgenticAIandMemoryCentricComputing》AI的工作记忆在技术上体现为LLM的上下文窗口，它是AI进行复杂、多步推理和决策的工作台与基础。它的核心功能是整合所有相关信息以支持连贯思考。通过将系统指令、历史对话、用户问题、外部知识（来自语义记忆）和模型的中间思路全部尽收眼底，LLM才能进行全面、有深度的推理，而不是孤立地看问题。KV缓存是内存消耗的大头。与固定大小的模型权重不同，KV缓存的大小与工作负载（批处理大小x上下文长度）成正比，在重负载下会急剧膨胀，成为最主要的内存消耗项，KV缓存很容易就会耗尽昂贵且有限的GPUHBM内存。图8：工作内存—KV缓存《HeterogeneousMemoryOpportunitywithAgenticAIandMemoryCentricComputing》吞吐量是人工智能加速器的命脉。人工智能加速器的关键特征是高度并行化，并针对吞吐量进行了优化，需要带宽来将处理好的数据移出芯片，同时为加速器单元提供更多处理数据。根据Semianalysis，从英伟达的路线图中，可以看出HBM容量从A100的80GBRubinUltra的HBM（H100还是GB200的192GB（带宽8TB/s），都会迅速促使开发者增加模型参数数量、扩KV在大语言模型（LLM）推理过程中，所有模型权重会永久驻留在封装内的高带宽内KV缓存。tokenGPUHBMKV缓存——token图9：英伟达芯片与HBM的发展Semianalysis（二）AI有效拉动了DRAM/HBM的需求HBM将从2024年的亿美元增加至2030年的980亿美元。MemoryMarketoverview2025Update（Josephine1700HBM1742030年HBM980年增速高达33%。图10：2024&2030年存储芯片市场变化究中心

《MemoryMarketoverview2025Update》（JosephineLau），广发证券发展研根据《MemoryMarketoverview2025Update》（JosephineLau），2024含占占占0.1%。2020-2025年，2022年经历了周期低谷，市场同比下滑34%，厂商扩产叠加消费电子需求疲软，导致行业库存高企（库存周转天数超90天），被迫降价去库存；2023触底后2024年重回增长，2024年同比增长78%至1700亿美元；其中HBM收入从2023年的10亿美元飙升至2024年170亿美元（同比+1600%），拉动DRAM整体增长。展望2025年，增速保持在18%。图11：2024年存储芯市场划分（百万美） 图12：2020-2025年存储市场情况（百万美）《MemoryMarketoverview2025Update》（JosephineLau）

《MemoryMarketoverview2025Update》（JosephineLau）数据中心将有效拉动市场增长。根据《MemoryMarketoverview2025Update》（JosephineLau），数据中心相关芯片需求（按照百万片/年，下同）年均增长率高达-1%。图13：未来几年各领域存储市场增长情况（百万片/年）究中心

《MemoryMarketoverview2025Update》（JosephineLau），广发证券发展研主要存储价格大幅上涨。根据 引用DRAMexchange的相关数据，选取DDR3、DDR4、DDR5三个产品，DDR4的价格从25年年中开始快速提高，DDR5则是从25年9月份开始暴涨，而DDR3上涨亦从25年年中附近开始，各产品与年初的价格相比，上涨了350%~1065%不等，显示了AI的需求增加与供给的紧缺共同作用下，存储产品的价格有了大幅上涨，也进一步论证了存储的稀缺性。图14：DRAM相关产品价格变化情况现货平均:DRAM:DDR3(4Gb(512Mx8),1600MHz) 现货平均:DRAM:DDR5(16Gb(2Gx8),4800/5600Mbps)302520151052023-01-022023-02-022023-01-022023-02-022023-03-022023-04-022023-05-022023-06-022023-07-022023-08-022023-09-022023-10-022023-11-022023-12-022024-01-022024-02-022024-03-022024-04-022024-05-022024-06-022024-07-022024-08-022024-09-022024-10-022024-11-022024-12-022025-01-022025-02-022025-03-022025-04-022025-05-022025-06-022025-07-022025-08-022025-09-022025-10-022025-11-022025-12-02（三）存储领域以三巨头为主，长存&长鑫奋起直追DRAM市场由三星、海力士、海光占据主要份额。根据Counterpoint，2025年第二38%HBM5%。HBM市场SK海力士一家独大。根据Counterpoint，2025年第二季度SK海力士以64%的份主导DRAM场三星子对出减，今上年份出下降。图15：近年单季度DRAM市占率变化 图16：近年单季度市占率变化Counterpoint Counterpoint三星与海力士占Ci232%的市场份额保持领先地位，而SK海力士则录得最大增幅；由于对苹果高度依赖，Kioxia的份额在季节性影响下降至14%；中国厂商YMTC的收入份额达到9%，接近 两位。 图17：近年单季度NAND市占率变化CounterpointMemoryMarketoverview2025Update（JosephineMemoryDRAM市场：中国占比26%（250亿美元），仅次于美洲（约占35%）。NAND市场：中国占比33%（$220亿美元），高于DRAM占比。图18：2024年全球DRAM市场分布 图19：2024年全球NAND市场分布《MemoryMarketoverview2025Update》（JosephineLau）

《MemoryMarketoverview2025Update》（JosephineLau）根据《MemoryMarketoverview2025Update》（JosephineLau），三星和Hynix在中国销售最高，CXMT和YMTC几乎100%依赖中国市场。对比中国市场与中国厂商的市占率，中国厂商的市占率还有较大的上升空间。DRAM市场：中国占比26%，而中国厂商CXMT（长鑫存储）只占5%（Counterpoint数据），还有5倍的空间。NAND只占 倍空。 图20：2024年全球与中国区存储主要厂商究中心

《MemoryMarketoverview2025Update》（JosephineLau），广发证券发展研MemoryMarketoverview2025Update（JosephineDRAM和NAND45%（SK），中国占24%16%10%4%2%。图21：2024年DRAM和NAND生产和供应地分布情况究中心

《MemoryMarketoverview2025Update》（JosephineLau），广发证券发展研根据《MemoryMarketoverview2025Update》（JosephineLau），2020到2024年存储产业在NAND和DRAM上的资本开支变化很明显：三星一直保持领先，2024年投入接近250亿美元，稳居全球第一；SK海力士紧随其后，2024年的支出相比之前有小幅收缩；美光较为稳定，大部分时间位于三星与SK海力士之后；CXMT和YMTC2024年加大投入（尤其是CXMT增加明显），展现了中国厂商在存储产业上加速追赶的势头。全球存储投资格局依然是韩美领跑，但中国厂商正迎头赶上。图22：近年主要厂商存储资本开支情况究中心

《MemoryMarketoverview2025Update》（JosephineLau），广发证券发展研根据《2025DRAMMarket–TightSupplyPersists》（AvrilWu），三星DRAM总产能680K/月，TSV占120K/月；SK海力士总产能655K/月，TSV占170K/月；美光（Micron）总产能500K/月，TSV占150K/月；长鑫（CXMT）产能300K/月，扩产幅度最大的厂商。DRAM总产能增长，2024年底全球DRAM月均产能约1800K，2025年底预计约1920K，属于小幅增长；TSV技术占比提升，TSV（硅通孔，HBM等高端DRAM的核心封装技术）在全球DRAM容量中的占比2024年底约15%，2025年底预计升至19%。图23：2025年DRAM市场展望《2025DRAMMarket–TightSupplyPersists》（AvrilWu），广发证券发展研究中心DRAM的方面，MemoryTechnologyTrends&Outlook-DRAM&NAND》（JeongdongSKCELL对比，三星/（从工艺（TopPlateMterials），TIN230nm的TiN54nm的W95nmTiN上镀100nmW88nmSiGe（CapDielectricDetected）ZrO/HfAlZrO/HfZrO/AIO；在金属布线层上，三星为6层（1层钨、4层铜、1层铝）+重分布层（RDL），SK海力士为5（117（241层铝）+（RDL）图24：三星&SK海力士&美光DRAMD1b参数对比《MemoryTechnologyTrends&OutooK-DRAM&NAND》（JeongdongChoe），MemoryTechnologyTrends&OutlookDRAM&NAND（Jeongdong三大厂商）D1b53%-55%4m（5m2m，D1材料/结构上，长鑫G4的栅极材料、电容电介质已采用与国际厂商类似的复合结构，技术路线逐步接轨。图25：CXMTG4产品参数情况《MemoryTechnologyTrends&OutooK-DRAM&NAND》（JeongdongChoe），NAND方面，根据《MemoryTechnologyTrends&Outlook-DRAM&NAND》（JeongdongChoe），整体体现了层数越高，位密度整体越高，长江存储（YMTC）依托Xtacking技术（从Xtacking4.0到Xtacking4.X），层数从160L（对应512GbTLC芯片）提升至267L（对应1TbTLC芯片），位密度从约7.09Gb/mm²升至约15.69Gb/mm²，体现了长江存储在制程不占优势的背景下，仍然能靠技术创新逐步拉近与国际厂商的差距；1TbTLC接近27+先其他厂商（三星、铠侠、SK海力士等）也呈现了层数增加→位密度提升的趋势，早期低层数产品位密度较低，随着堆叠层数突破200层，位密度普遍升至15Gb/mm²以上，先进的水平已经达到25Gb/mm²以上。图26：近年主要厂商3DNAND位密度变化趋势《MemoryTechnologyTrends&OutooK-DRAM&NAND》（JeongdongChoe），根据《MemoryTechnologyTrends&Outlook-DRAM&NAND》（JeongdongChoe），3DNAND最小垂直栅极间距（Min.VerticalGatePitch）显示出了随堆叠层数变化的逐渐缩小的趋势，三星间距优化幅度最大，从早期（低层数）的约68nm，随层数增加降至约43nm，后期间距在主流厂商中处于较低水平（工艺更密集）；铠侠的栅极距离稳定下降，从约65nm降至约44nm，已经接近三星的水平；SK海力士从约55nm降至约46nm，间距优化幅度较明显，离三星的距离有所缩小；美光早期间距约50nm，随层数增加持续缩小，后期工艺密集度进一步提升，达到约45nm；长江存储随层数提升，间距从约58nm逐步降至约46nm，接近行业主流水平。图27：3DNAND最小垂直栅极间距（Min.VerticalGatePitch）趋势图《MemoryTechnologyTrends&OutooK-DRAM&NAND》（JeongdongChoe），MemoryTechnologyTrends&OutlookDRAM&NAND（Jeongdong2014年VND（（5层数演进，预计在2025-2026年采用混合键合；铠侠从早期低层数产品升级到218L76L232LXi1（520194xL/＞10xx36L升级到375L4DPUC各主流厂商（包括长江存储）均计划在2025年前后大规模采用混合键合，推动3DNAND向更高容量、更高性能的方向发展，而长江存储凭借自研的Xtacking架构较早的引入了混合键合。图28：NAND引入混合键合的情况《MemoryTechnologyTrends&OutooK-DRAM&NAND》（JeongdongChoe），从市场规模来看，中国的市场占比和中国厂商的市占率存在明显差距，长鑫存储和长江存储均有较大的市场拓展空间；从技术来看，中国厂商由于制程上的差异，距离世界主流厂商还有一定差距，但是各家通过努力追赶世界先进水平，与世界先进水平的差距进一步缩小。二、存储工艺：驱动存储芯片技术不断前进（一）DRAM：依靠电容存储信息的临时中转站DRAM（动态随机存取存储器）是一种计算机组件，处理器在其中快速存储每秒进行数十亿次计算所需的信息。典型的DRAM芯片有三个主要区域：电池阵列，单个比特存储在微小的电容器中；逻辑区或核心区，感测放大器和字线解码器等设备在此帮助确定如何从单元阵列中获取数据；外围设备，构成进出DRAM芯片的通信链路。为了DRAM的性能提高，上述三个区域都要进行微缩，最大限度地提高电容器中可存储的电荷量、减少感应放大器的变化以及降低电路布线造成的功率损耗。图29：DRAM结构示意图AMAT在DRAM中，随着极板间距减小，电容器可储存的电荷量随之增加，介电材料的选择亦可提升电荷存储量，High-K介电材料能够使得储存更多电荷，常见的材料包括Ta2O5、HfO2、ZrO2、TiO2。图30：High-K材料的应用逐步增加《IntroductiontoMemory》（美光）单元阵列微缩。存储数据的DRAM单元阵列是芯片最大的部分，增加性能必须缩小电池电容器和晶体管的尺寸，这样可以缩小栅极和位线间距，即采用更薄的电容+缩小的有源区。高宽比电容的制造难度更高，而且高宽比结构的刻蚀精度更难控制，可以采用新硬掩模材料来提升刻蚀过程的稳定性；同时通过实时测量调整刻蚀参数，减少缺陷。有源区缩小后，驱动电流降低会影响DRAM读写速度，产品一致性也更具挑战，可以用SAQP（自对准四重曝光）或EUV结合高宽比刻蚀实现更精细的有源区图案；同时尽量减少氧化导致的硅损失、减少离子注入的损伤。图31：单元阵列所面临的挑战和解决方式AMAT外围逻辑器件微缩。DRAM单元中的数据由外围逻辑器件管理，外围电路主要包括高速逻辑晶体管和连接DRAM各部分的布线，保持DRAM单元中存储的信息的完整性，就必须最大限度地提高通向该电路的信号。对于外围电路，当前电介质采用TEOS介电材料（TetraethylOrthosilicate（正硅酸四乙酯），制备二氧化硅（SiO₂）薄膜的前驱体，通过CVD工艺，TEOS可形成均匀的SiO₂绝缘薄膜），互连用铜，晶体管栅极结构是多晶硅/氮氧化硅（Poly/SiON），未来将电介质升级为低介电常数材料+先进铜阻挡层，晶体管栅极替换为高K金属栅（HKMG），在适配外围电路缩小需求的同时，同时维持性能。图32：外围逻辑器件微缩面临的挑战和解决方案AMATDRAM堆栈。为了提供人工智能应用所需的大量内存，将DRAM采用3D堆叠的方式做成HBM，背后的密度和带宽是通过先进的3D封装实现的。图33：DRAM堆栈（HBM）AMAT垂直微缩—3DDRAM。3DDRAM是指在垂直方向上存储比特的架构，类似于3DNAND（后文会提及）；但是DRAM的速度几乎是NAND的1000倍，它是通过使用高迁移率硅衬底作为形成通道的起始材料来实现这一速度的，DRAM的高速度还来自于电荷可以快速进出电容器。随着DRAM向垂直方向扩展，需要创新材料来实现高迁移率和超低缺陷沟道。图34：未来DRAM也将走向3DAMATDRAM的发展方向。根据TEL25年发布的《OpportunitiesinFrontendProcessBusinessandActivitiesinDigitalxGreen2023-20241b节点，逐步推进到20350e节点，每1-2存储单元布局/结构，（1b~1d）采用2D6F²（）4F²VCT（），后期（0c~0e节点）架构（1xxL/1yyL），突破2D结构的物理尺寸限制，实现更高密度；从核心参数来13~12.5nm39~37.5nm电容的高宽比将从现在的＞50提升至＞80；电容材料，从ZrAlHfO过渡到HfZrO/反TiN降低信号传输电阻，提升读写速度；外围CMOS从HKMG演进到FinFET结构，增强外围控制电路的性能与集成度。图35：DRAM发展路线图TEL（二）HBM：专为AI而生的高速公路为了提供人工智能应用所需的大量内存，芯片制造商已转向高带宽内存（HBM）--DRAM。HBM制造流程需要许多关键的材料工程步骤，包括在晶圆的正面和背面形成互连支柱和硅通孔（TSV）；除TSV外，微凸块支柱对HBM堆栈的电气和热性能也至关重要；HBM加工面临的另一个日益严峻的挑战是堆叠非常薄的晶粒，这可能会受到晶粒翘曲和弯曲的阻碍。图36：HBM结构示意图AMATHBM的一个关键步骤是硅通孔（TSV）——用于连接堆叠芯片的垂直导线。HBM需要大约19个增量材料工程步骤，晶圆前侧需要10个HBM步骤来形成前端互连柱和TSVTSV并形成图37：HBM涉及到的工艺AMAT（三）NAND：长期储存数据的选择3DNAND是一种非易失性闪存，其单元垂直堆叠，以提高存储密度。3DNAND单元有多个组件：通道核心SiO：存储单元的核心支撑结构，维持单元的垂直形态；隧道氧化层（Tunneloxide）：极薄的氧化层，是电荷注入与提取的通道（写入数据时，电荷穿过此层进入电荷陷阱层；擦除时，电荷从此层导出）；电荷陷阱层SiN（ChargetrapSiN）：存储数据的核心区域，通过是否存储电荷来表示二进制数据（如存电荷为1、无电荷为0）；阻挡氧化层（Blockingoxide）：防止电荷陷阱层的电荷泄漏，保障数据稳定性；AIO/TiN/W（控制栅/字线，Controlgate/Wordline）：这些是控制栅的材料层，字线用于选中特定的存储单元，控制其读写操作。图38：3DNAND构成示意图AMAT横向微缩。之"横向微缩的另一个方向是外围CMOSCMOS（CMOSunder主要优点是制造成本和产量损失较低，但是CuA中的CMOS结必须在单元形成之前CuACMOS（CMOSoverArray，CoA）CMOS图39：3DNAND横向微缩面临的挑战和解决方式AMAT3DNAND微缩的第二种方法是垂直方向微缩。需要增加更多的线对，但随着高度和长宽比的增加，成本效益也会降低。在堆叠高度相同的情况下，缩小每一对的厚度可以增加堆叠层数。但随着堆叠高度的缩小，在更换栅极工艺中去除硝酸硅并用金属填充空间的难度也会逐渐增加。由于增加了对数，因此需要更厚的硬掩膜沉积和刻蚀来进行后处理。但是较厚的硬掩膜会增加整体堆叠高度，从而导致较高的纵横比，可以选择选择性更强、应力更低的硬掩膜，从而使硬掩膜更薄。阶梯形成后，刻蚀的区域必须填充电介质薄膜，可以采用等离子体增强高纵横比工艺，这种薄膜的沉积速率极高，应力可调，与其它替代工艺相比，其加工后的收缩率也最低。3DNAND钨（W）会被掐断，从而在内部滞留腐蚀性气体，这可能会在之后损坏模具的大部分部件。其次，这些金属在生长过程中通常会产生较高的拉伸应力，从而导致晶圆变形，并使邻近的精细特征出现裂纹。可以采用接缝抑制钨技术，该工艺包括一个成核和处理步骤，可抑制薄膜在顶部生长，从而实现更均匀、无缝的自下而上填充。图40：3DNAND垂直微缩面临的挑战和解决方式AMAT3DNAND的发展方向。根据TEL25年发布的《OpportunitiesinFrontendProcessBusinessandActivitiesinDigitalxGreen》，3DNAND的容量提升核心依赖垂直堆叠层数增加：20242035）；垂直层级（Tier）：从2-3层逐步增加到7-10层，垂直结构的分组优化；垂直间距（Verticalpitch）：从39-45nm持续缩小至33-37nm，更小间距支撑更多层堆叠；存储高度（Memoryheight）：从12-14μm增长到70-84μm。对于核心结构与材料的迭代：电荷陷阱（Chargetrap）：从连续CT→CT隔离，逐步提升电荷存储的稳定性与密度；通道（Channel）：从多晶硅晶粒CIP→金属诱导横向结晶（MILC¹/MIC²），优化通道导电性与均匀性，降低读写延迟；字线金属（WLmetal）：从钨（W）/钼（Mo）过渡到以Mo为主，核心是降低字线电阻、提升信号传输速度；存储孔密度（holesbtw.Slits）：每狭缝间的存储孔数量从14-20增至>36，大幅提升存储阵列的面积密度。布局/结构（Layout/Structure）：从阵列下（Underarray）逐步转向键合（Bonding）/多键合（MultiBonding），依赖晶W2W等先进封装技术，支撑超高层堆叠；外围CMOS（Peri.CMOS）：从多晶硅栅升级为高k金属栅（HKMG），提升外围控制电路的性能与集成度。整体来看，3DNAND以堆叠层数爆炸式增长为核心，配套结构、材料、封装技术的升级，推动3DNAND向更大容量、更高密度、更优性能演进；同时，还会有铁电/反铁电NAND（Fe/ReNAND）等新的存储技术。图41：3DNAND发展路线图TEL三、存储设备：推进工艺进步的主要抓手国内半导体设备厂商积极研发，助力中国存储厂商不断突破。国内的半导体厂商主要分为三类，一种为专门致力于半导体设备研发的龙头公司，以北方华创、中微公司、拓荆科技为代表；一种为其他行业跨界而来并取得不错成果的公司，比如从光伏公司跨界而来的微导纳米、迈为公司等为主要代表；一种为后道封装段的设备公司，以长川科技、华峰测控、精智达等测试机设备公司为主。我们认为，在先进制程设备国内无法获得的背景下，国内的设备厂商将于下游晶圆厂一道推动中国半导体行业尤其是先进制程的发展。公司 主要半导体设备布局及进展表1：国内主要（部分）半导体设备企业半导体业务布局情况公司 主要半导体设备布局及进展北方华创

刻蚀设备：ICP、CCPBevel2025年50系列布局。202565热处理设备：已形成了立式炉和快速热处理设备（RTP）的全系列布局。2025年上半年，公司热处理设备收入超10亿元人民币；湿法设备：已形成了单片设备、槽式设备全面布局。20255币；离子注入设备：2025年3月北方华创正式宣布进军离子注入设备市场，并发布多款12英寸离子注入设备；装涂胶显影机、化合物小尺寸涂胶显影机等；键合设备：控股子公司芯源微是国内临时键合设备的领先厂商，主要产品包括临时键合机、解键合机等。CCPCCP刻蚀：双反应台刻蚀产品凭借独特设计，为成熟和先进技术节点的客户提供了均衡的解决方案，持续获得批量202533002025年上半年累计装机接近1200个反应台；ICP刻蚀：涵盖逻辑、DRAM、3DNAND50多个客户的生产线ICP2025年上半年，ICP1200个反应台MOCVD：公司用于蓝光照明的PRISMOA7、用于深紫外LED的PRISMOHiT3、用于Mini-LED显示的PRISMO中微公司UniMax等产品持续服务客户，公司持续保持国际氮化镓基MOCVD设备市场领先地位；薄膜沉积：已开发出六款薄膜沉积产品并推向市场。公司钨系列薄膜沉积产品：CVD（化学气相沉积）钨设备，HAR（高深宽比原子层沉积金属栅系列产品：ALD氮化钛，ALD钛铝，ALD氮化钽产品，已完成多个先进逻辑客户设备验证；净化设备：中微惠创与德国DAS环境专家有限公司签订战略合作协议后，双方秉承协议内容按计划实施，在半导体行业尾气处理设备领域展开紧密的合作，目前已经生产制造的净化设备顺利地应用在各个客户端。拓荆科技

PECVD（SiO2SiNTEOS、SiON、SiOC、FSG、BPSG、PSG等）和先进介质薄膜材料（包括ACHM、LoK-Ⅰ、LoK-Ⅱ、ADC-Ⅰ、ADC-Ⅱ、HTN、a-Si、Stack等）均广泛应用于国内集成电路制造产线；UVPECVDPECVDHTNLok-、Lok-Ⅱ工艺）均已实现产业化应用，报告期内持续获得客户的订单、出货，扩大量产应用规模；PE-ALD：SiO2SiNSiCO（ap-fill（Spacer（Liner公司 主要半导体设备布局及进展公司 主要半导体设备布局及进展（续）

Thermal-ALD：已实现产业化应用。报告期内，公司Thermal-ALDTiN持续获得客户订单，出货量不断扩大，目前已覆盖先进逻辑、先进封装客户，验证进展顺利。Thermal-ALDAl2O3、AlN等工艺设备在不同客户端验证进展顺利，此外，公司持续稳步拓展Thermal-ALD其他薄膜工艺，扩大金属及金属化合物等先进薄膜材料应用；SACVD：持续保持产品竞争优势，持续获得客户订单并出货，进一步扩大量产应用规模，同时，推出的等离子体增强SAF薄膜工艺设备在客户端验证进展顺利，关键技术指标已达到客户要求；HDPCVD：HDPCVDUSGFSGSTI薄膜工艺设备均已实现产业化，并持续扩大量产规模；Flowable