电子封装、微机电与微系统586

第一章电子封装技术概述1.1封装的定义1.2封装的内容1.3封装的层次1.4封装的功能1.5封装技术的历史和发展趋势

1.1封

装

的

定

义

电子封装可定义为：将集成电路设计和微电子制造的裸芯片组装为电子器件、电路模块和电子整机的制造过程，或将微元件再加工及组合构成满足工作环境要求的整机系统的制造技术。

1.2封

装

的

内

容

封装所涉及的内容主要包括：

●工艺，包括热加工、薄膜技术、真空技术、表面处理技术、等离子技术、熔点焊接、微连接技术等。

●材料，包括金属材料、无机非金属材料、聚合物材料、复合材料、组合材料、高分子材料等。

●机械，包括振动、高速驱动、高精度擦拭、光机电耦合、热应力膨胀、热控制技术、伺服自控技术等。

●电磁，包括高频电路、数字电路、射频电路、信号传输完整性、电源完整性、信号串扰、寄生效应、耦合、电磁兼容等问题。从材料上讲，电子封装涉及各种类型的材料，如焊丝框架、焊剂焊料、金属超细粉、陶瓷粉料、表面活性剂、有机粘接剂、有机溶剂、金属浆料导电材料、感光性树脂、衬底等。图1-1所示为各种封装材料。图1-1封装材料从设计、评价、解析技术讲，封装涉及薄膜性、电气特性、热特性、结构特性及可靠性等方面的分析、评价与检测，如图1-2所示。图1-2封装构成

1.3封

装

的

层

次

如图1-3所示，从电子制造过程可以看出，封装的整个过程可以分为以下6个层次：

●层次1：芯片以及半导体集成电路元件的连接。

●层次2：单芯片封装以及多芯片组装。单芯片封装是对单个芯片进行封装；多芯片组装是将多个裸芯片装载在陶瓷等多层基板上，进行气密性封装。

●层次3：板或卡的装配。将多层次单芯片或多芯片实装在PCB板等多层基板上，基板周边设有插接端子，用于与母板和其它板或卡的电气连接。●层次4：单元组装。将经过层次3装配的板或卡，通过其上的插接端子，搭载在大型PCB板(母板)上，构成单元组件。

●层次5：多个单元搭装成架，单元与单元间经布线或电缆相连接。

●层次6：总装。将多个架排列，架与架之间经布线或电缆相连接，构成大规模电子设备。图1-3封装划分图1-4所示为一、二、三级封装。一级封装利用引线键合将芯片在基板上固定，并进行隔离保护；二级封装为经一级封装后的各器件在基板上的固定和连接；三级封装为将电路板装入系统中组成电子整机系统。

图1-5、图1-6所示分别为手机和笔记本电脑的封装过程。图1-4一、二、三级封装划分图1-5手机封装过程图1-6笔记本电脑封装过程图1-7～图1-15为零级封装过程，主要工艺步骤为晶圆、磨片、装片、划片、贴片、引线键合、塑封、切筋和电镀。图1-7为晶圆(Wafer)，上面布满了矩形的芯片，有切割槽的痕迹。由于晶圆出厂时厚度比芯片封装所需厚度厚，因此芯片通常要磨片(BackGrinding)。磨片完成后，接下来装片(WaferMount)、划片(DieSawing)、贴片(DieAttach)。贴片是将芯片粘贴到涂好环氧树脂的引线框架上。最后是引线键合(WireBonding)、塑封(Molding)、切筋(Trim)、电镀(Plating)。电镀的作用是增强导电性。图1-7晶圆图1-8磨片图1-9装片图1-10划片图1-11贴片图1-12引线键合图1-13塑封图1.14切筋图1-15电镀

1.4封

装

的

功

能

作为用户，所关心的并不是芯片，而是由芯片和相关材料通过封装技术构成的半导体器件或设备的可靠性。因此，电子封装必须具有以下功能：

●电气特征保持功能。芯片技术在不断发展，对芯片的高性能、小型化、高频化、低功耗、集成化等要求越来越高。类似信号完整性、电源完整性、集肤效应、邻近效应、串扰耦合、寄生效应等都会对设备的性能产生影响，在进行封装设计时必须考虑。●机械保护功能。针对类似航天等特殊环境下的芯片及设备，所承受的高低温、强振动冲击对芯片等的保护要求越来越高。通过封装技术保护芯片表面以及连接引线等，使其免受外力损坏及外部环境的影响。

●应力缓和功能。随着设备应用环境的变化以及芯片集成密度的提高，由外部环境温度的变化或者芯片自发热等产生的热量在热膨胀系数不匹配的材料中传导，将导致热应力。利用封装技术，实现应力释放，以防止芯片等发生损坏。

1.5封装技术的历史和发展趋势

图1-16和图1-17所示分别为电子封装发展趋势。图1-16电子封装发展趋势(一)图1-17电子封装发展趋势(二)第二章封装形式2.1DIP(双列直插式封装)2.2SOP(小外形封装)2.3PGA(针栅阵列插入式封装)2.4QFP(四边引线扁平封装)2.5BGA(球栅阵列封装)2.6CSP(芯片级封装)2.73D封装2.8MCM封装2.9发展趋势

2.1DIP(双列直插式封装)

如图2-1所示，芯片由Au浆料固定在陶瓷底座上，Al键合丝将芯片电极同外基板电路连接。底座与陶瓷盖板由玻璃封接，使芯片密封在陶瓷之中与外界隔离。玻璃具有封接密封和应力缓冲作用，经过玻璃过度，可以使陶瓷与Fe/Ni系金属的热膨胀系数相匹配。图2-1DIP

2.2SOP(小外形封装)

SOP是表面贴装型封装之一，引脚从封装两侧引出，呈海鸥翼状(L字形)。材料有塑料和陶瓷两种。SOP也叫SOL和DFP，如图2-2所示。SOP封装标准有SOP-8、SOP-16、SOP-20、SOP-28等。SOP后面的数字表示引脚数。图2-2SOP

2.3PGA(针栅阵列插入式封装)

如图2-3所示，PGA的针脚不是单排或双排，而是在整个平面呈针阵分布。与DIP相比，在不增加针脚间距和面积的情况下，可以按平方的关系增加针脚数，提高封装效率。图2-3PGA

2.4QFP(四边引线扁平封装)

如图2-4所示，QFP呈扁平状，鸟翼形引线端子的一端由芯片四个侧面引出，另一端沿四边布置在同一PCB上。QFP不是靠针脚插入PCB的，而是采用的SMT(表面贴装技术)方式，即通过焊料等贴附在PCB表面相应的电路图形上。图2-4QFP

2.5BGA(球栅阵列封装)

BGA是在PGA和QFP的基础上发展而来的。它基于PGA的阵列布置技术，将插入的针脚改换成键合用的微球；基于QFP的SMT工艺，采用回流焊技术实现焊接。BGA所占的实装面积小，对端子间距的要求不苛刻，便于实现高密度封装，具有优良的电学性能和机械性能。图2-5所示为Sn/Pb焊料凸点芯片的截面组成结构。芯片I/O电极通常为铝或铝合金，铝和焊料难以形成直接连接，因此在I/O电极上制作基底金属膜，构成凸点的可焊区。基底金属膜由多层金属组成，具有三个功能：

●提供对芯片I/O电极的黏附力；

●提供焊料的浸润；

●阻挡焊料与I/O电极产生化学反应。图2-5Sn/Pb焊料凸点芯片截面组成结构图2-6倒装充胶工艺过程图2-7BGA封装MOSFET

2.6CSP(芯片级封装)

CSP全称为ChipScalePackage，即芯片级封装的意思。作为新一代的芯片封装技术，在BGA基础上，CSP的性能又有了很大的提升。

图2-8所示为采用CSP的芯片。图2-8CSP芯片这些定义虽然有些差别，但都指出了CSP产品的主要特点：封装体尺寸小。如图2-9、图2-10所示，CSP有多种不同形式的内部连接方式。

图2-9平面阵列端子CSP

图2-10周边分布端子CSP

CSP技术具有下述特征：

● CSP与芯片尺寸等同或略大；

● CSP逐渐向便携式信息电子设备发展；

●拥有更小的引脚、更低的寄生电容(在高频中非常重要)和更高的I/O密度。

1)基于定制引线框架的CSP

基于定制引线框架的CSP又称做芯片上引线(LOC)，主要用于管芯扩展和系统封装，以保持封装在PCB上所占用的面积不变。主要代表产品有：南茂科技的SOC(SubstrateOnChip)、MicroBGA和四边无引线扁平封装(QFN)、HitachiCable的芯片上引线的芯片尺寸封装(LOC-CSP)。

2)带扰性中间支撑层的CSP

带扰性中间支撑层的CSP的主要代表产品有：3M的增强型扰性CSP、Hitachi的用于存储器件的芯片尺寸封装、NEC的窄节距焊球阵列(FPBGA)、Sharp的芯片尺寸封装、Tessera的微焊球阵列(μBGA)、TIJapan的带扰性基板的存储器芯片尺寸封装(MCSP)。

3)刚性基板CSP

刚性基板CSP的主要代表产品有：IBM的陶瓷小型焊球阵列封装(Mini-BGA)、倒装芯片—塑料焊球阵列封装(FC-PBGA)、NEC的三维存储器模块(3DM)CSP、SONY的变换焊盘阵列(TGA)。

4)圆片级再分布CSP

圆片级再分布CSP的主要代表产品有：倒装芯片技术的UltraCSP、富士通的SuperCSP(SCSP)、WL-CSP。

CSP是在BGA基础上发展起来的，被业界称为单芯片的最高形式。CSP和BGA很容易区分：球间距小于1.0mm的封装为CSP，球间距大于或等于1.0mm的封装为BGA。

表2-1和表2-2分别列出了上述各类封装在封装总量中所占份额和总产量年增长率。

2.73D封装

3D封装技术也称为叠层芯片封装技术(StackedDie

Package)，是指在不改变封装体外形尺寸的前提下，在同一个封装体内，垂直方向叠放两个以上芯片的封装技术。

3D封装主要有两类：埋置型3D封装和叠层型3D封装。

埋置型3D封装即将元器件埋置在基板多层布线内或埋置、制作在基板内部，如图2-11所示。图2-11埋置型3D封装图2-12所示为应用引线键合技术和C4技术制造的叠层型3D封装产品，芯片间通过连线相连。该产品采用PBGA(PlasticBallGridArray)形式封装，共有四层芯片。第一、三层芯片(Die1、Die3)是FLASH；第二层芯片(Die2)是隔离片，上面没有电路；第四层芯片(Die4)是SRAM。第一、四层芯片黏合剂(DAl、DA4)是银膏(EpoxyPasteQMl546)；第二、三层芯片黏合剂(DA2、DA3)是粘贴膜(FilmHS231)。图2-12叠层型3D封装图2-12中阴影处为密封剂(MoldingCompound)。衬底由三层印制电路板构成，中间层是BT(BismaleimideTriazine，双马来酰亚胺三嗪)树脂，上下层是SR(SolderResist)层，SR层中还包含铜金属化布线，采用金线键合。

图2-13所示为3D封装实物图。图2-133D封装实物图随着工作频率的不断提高，3D微波集成模块变得越来越重要了。图2-14所示为采用3D技术加工的微波集成模块。低噪音放大器(LNA)等有源器件和相关元件利用键合技术连在薄膜基板上；无源器件(带通滤波器等)嵌在多芯片模块中；封盖密闭和屏蔽射频信号。微波集成模块的目标频率为29.5～30GHz，频带平坦度为0.5dB。图2-143D微波集成模块

2.8MCM封装

MCM是将多个(两个或以上)未封装或裸露的LSI电路芯片和其它微型元器件组装在同一块高密多层布线互连基板上，封片装在同一外壳内，形成具有一定部件或系统功能的高密度微电子组件的技术。图2-15MCM封装(通过导线相连)图2-16MCM封装(通过通孔相连)图2-17MCM封装实物图2-18多层基板MCM封装

2.9发展趋势

根据IC技术的发展趋势，结合电子产品整机和系统的高性能化、多功能化、小型化、便携式、高可靠性以及低成本等要求，电子芯片封装的发展趋势主要有：

●随着芯片功能的复杂化，微电子封装具有的I/O引脚数目(或外界连接端子)将会越来越多；

●电子芯片封装将具有更高的电性能和热性能；

●电子芯片封装会变得越来越轻、越薄、越小；●电子芯片封装将更方便于安装和使用，但不一定适合维修；

●随着成本的降低以及更新换代的加快，芯片封装体基本上成为一次性使用物品；

●电子芯片封装体的可靠性会更高；

●电子芯片封装的性价比将会越来越高，制造工艺日益集成、标准化，成本更低。第三章封装材料3.1陶瓷3.2金属3.3塑料3.4复合材料3.5焊接材料3.6基板材料

3.1陶瓷

Al2O3(氧化铝)陶瓷是目前应用最成熟的陶瓷封装材料，其热膨胀系数(6.7×10-6/K)接近硅(4.2×10-6/K)的热膨胀系数，价格低廉，耐热冲击性、电绝缘性都比较好，制作和加工技术成熟，使用广泛。但是，Al2O3热导率相对较低，限制了它在大功率集成电路中的应用。

AlN(氮化铝)陶瓷的导热性能好，其理论导热系数为320W/(m·K)，实际产品接近250W/(m·K)，是氧化铝的5～7倍；热膨胀系数小，与硅的热膨胀系数非常接近，比氧化铝约低一半。AlN绝缘性好，电阻率大，介电常数和介电损耗小，无毒，且有良好的温度稳定性，其综合性能远优于氧化铝，是LSI、VLSI基板和封装的理想材料，也可用于大功率晶体管、开关电源基板以及电力器件。

3.2金属

金属材料中，铝的热导率很高、重量轻、价格低、加工容易，是最常用的封装材料。但铝的热膨胀系数(23.6×10-6/K)与硅(4.2×10-6/K)和GaAs(5.8×10-6/K)的

相差较大，器件工作时的热循环常会产生较大的应力，导致器件性能失效。铜材也存在类似的问题。

3.3塑料

常见塑料一般分为两大类，即热塑性塑料和热固性

塑料。

3.4复合材料

作为导热性电子材料，金属材料能满足导热性要求，但它的导电性限制了它的使用范围；无机非金属晶体同时具有优良的导热性和绝缘性，是理想的导热性电子材料，但制备困难、成本高；聚合物成型方便，易于生产，介电性好，但导热性差。

3.5焊接材料

1. Sn-Pb

Sn-Pb系焊料是使用最广泛的软钎焊料，图3-1所示为Sn-Pb系二元相图。Sn-Pb配比不同时，性能会有很大变化，其中Sn63/Pb37共晶焊料可由液相直接转变为固相。

Sn-Pb系焊料的优点是熔点较低，浸润性能、导电性能和加工性能较好，成本低，是应用最多的焊料。图3-1Sn-Pb系二元相图

2.Sn-In

Sn-In二元共晶合金成分为Sn-52In，共晶温度为118℃。两相均是金属间化合物相。在20℃～60℃之间，Sn-52In钎料的剪切强度低于Sn-Pb钎料，这是因为Sn-In共晶的熔点(118℃)远低于Sn-Pb共晶的熔点(183℃)。Sn和In均可与Cu反应生成金属间化合物。界面反应中，Sn和Cu可反应生成Cu6Sn5和Cu3Sn。

3. Sn-Bi

Sn-Bi二元合金的共晶成分为Sn-58Bi，共晶温度为139℃。室温下平衡相为Bi相及含约4wt%Bi的Sn的固溶体。由于在共晶组织中，Sn在Bi中的固溶度很小，因此Bi相为纯Bi。Bi在Sn中最大固溶度约为21wt%。当合金冷却时，Bi在Sn相上析出。在适合冷却条件下，共晶Sn-Bi微观组织是片层状的结构。

4. Sn-9Zn

Sn-Zn二元合金的共晶成分为Sn-9Zn，共晶温度为199℃，十分接近Sn-Pb共晶合金。共晶组织由两相组成：体心四方的Sn基体相和含有不到19wt%Sn的密排六方Zn的固溶体。快冷时该合金凝固后微观组织显示出大晶粒，并且具有分布十分均匀的两相共晶区。

5. Sn-3.5Ag

Sn-Ag二元合金的共晶成分为Sn-3.5Ag，共晶温度为221℃。添加1%Zn，可消除β-Sn的粗大枝晶，使Ag3Sn分布均匀。

6. Sn-0.7Cu

Sn-Cu二元合金的共晶成分为Sn-0.7Cu，共晶温度为227℃。凝固反应时，Cu形成颗粒状或棒状的Cu6Sn5，金属间化合物弥散分布在树枝状R-Sn的基体上。在波峰焊过程中，Sn-0.7Cu共晶合金展示了替代Sn-Pb钎料的优良的潜力。由于该合金Sn的含量较高，因此具有Sn晶须生长和灰锡转变的倾向。目前还不清楚Cu的加入对Sn的晶须生长和α-Sn转变的影响。

3.6基板材料

1. DBC陶瓷基板

常用的陶瓷基板为Al2O3基板和AlN基板。陶瓷基板导热率高、热膨胀系数(CTE)小，适用于大功率应用场合。

2.绝缘金属基板

绝缘金属基板(InsulatedMetalSubstrate)由覆铜层、导热绝缘层和金属基层组成。一般单面板居多，也有双面板。第四章封装工艺4.1薄膜技术4.2厚膜技术4.3基板技术4.4钎焊技术4.5薄膜覆盖封装技术4.6金属柱互连技术4.7通孔互连技术4.8倒装芯片技术4.9压接封装技术4.10引线键合技术4.11载带自动焊(TAB)技术4.12倒装芯片键合(FCB)技术4.13电连接技术4.14焊接中的常见问题

4.1薄膜技术

薄膜技术是指真空蒸发、溅射、化学气相沉积、电镀、旋涂、阳极氧化等成膜技术。薄膜技术有下述优点：

●薄膜技术的多样性可形成多种材料的薄膜，如金属膜、合金膜、氧化物膜、玻璃膜、陶瓷膜、聚合物膜等；

●薄膜平整光洁，便于采用光刻等图形成形技术。

4.2厚膜技术

厚膜材料是有机介质掺入微细金属粉、玻璃粉或陶瓷粉末的混合物，通过丝网印刷工艺，印制到绝缘基板上。无机相金属粉可确定厚膜成分：

●金属或金属合金组成无机相导体；

●金属合金或钌(Ruthenium)系化合物组成厚膜电阻；

●玻璃或玻璃陶瓷无机相组成多层介质、密封剂或高介电常数的电容层。厚膜的丝网印刷法有下述优点：

●可直接形成电路图形；

●膜层较厚，经烧结收缩变得致密，电阻率低，容易实现很低的电路电阻；

●导体层、电阻层、绝缘层、介电层及其它功能层都可以印刷成膜；

●容易实现多层化；

●设备简单，投资少。

4.3基板技术

基板提供芯片及元器件间的有效互连与模块的机械支撑，是模块的基础。选择基板材料时，要考虑以下性能：

●机械性能方面：有足够高的机械强度作为模块的机械支撑；便于加工，尺寸精度高；表面光洁，平整度好，无微细裂纹。

●电气性能方面：绝缘性能高，介电常数低，介电损耗小，在温度高、湿度大的条件下性能稳定。

●热性能方面：导热率高，耐热特性好，热膨胀系数与相关材料匹配。

●其它性能化学稳定性好，无吸湿性，制造容易，成本低。

4.4钎焊技术

钎焊技术的主要工艺过程如下：

●清洁待焊金属表面，去除表面氧化物，使表面对钎料具有良好的润湿性；

●熔融焊料润湿金属表面；

●在焊料与被焊金属间形成一层金属间化合物。4.4.1波峰焊

如图4-1所示，波峰焊是指将熔化的软钎焊料经电动泵或电磁泵喷流成设计要求的焊料波峰，亦可通过向焊料池注入氮气来形成，使预先装有器件的PCB板通过焊料波峰，实现元器件焊端或引脚与PCB板焊盘之间机械与电气连接的软钎焊。图4-2所示为波峰焊炉。图4-1波峰焊原理图图4-2波峰焊炉4.4.2回流焊

有研究表明，回流焊温度曲线的变化会对金属间化合物的生长带来影响。回流焊技术具有以下技术特征：

●在回流焊过程中，不需要把元器件直接浸在熔融焊料中，元器件受到的热冲击小；

●仅在需要部位施放焊料，能控制焊料释放量，避免桥接等缺陷产生；

●元器件贴放位置有一定偏离时，由于熔融焊料表面张力的作用，位置可以自对准。图4-3单面贴装回流焊

1.单面贴装

1)锡膏预涂

将焊膏涂敷到PCB焊盘图形上的方法，广泛采用的是印刷涂敷技术。印刷涂敷技术的大致过程为：印刷前将PCB放在工作支架上，由真空或机械方法固定，将已加工好的印刷图像窗口的丝网/漏模板在金属框架上绷紧，并与PCB对准；丝网印刷时，PCB顶部与丝网/漏模板底部之间有一定距离；印刷开始时，预先将焊膏放在丝网/漏模板上，使其与PCB板表面接触，同时压刮焊膏，通过丝网/漏模板上的印刷图像窗口，将焊膏印制(沉积)在PCB的焊盘上。

2)贴装

贴装分为手工贴装和机器自动贴装两种。SMT生产中的贴装技术通常是指用一定的方式，将片式元器件准确地贴放到PCB指定的位置上。这个过程称之为“PickandPlace”，是指吸取/拾取与放置两个动作。贴片机的总体结构大致可分为：机架、PCB传送机构及支撑台、XY与Z/θ定位系统、光学识别系统、贴片头、供料器、传感器和计算机操作软件。图4-4JUKIFX-3高速贴片机

3)回流焊

回流焊工艺是表面安装技术的主要工艺技术，它是使焊料合金和结合的金属表面之间形成合金层的一种连接技术。这种焊接技术的主要工艺特征是：用焊剂将要焊接的金属表面洗净(去除氧化物等)，使之对焊料具有良好的润湿性；供给熔融焊料润湿金属表面，在焊料和被焊金属间形成金属间化合物。图4-5HELLER1809MKⅢ9温区回焊炉

4)清洗

通常在焊接后，总是存在不同程度的助焊剂的残留物及其它类型的污染物，如孔胶、高温胶带的残留胶、手迹和飞尘等，因此清洗对保证电子产品的可靠性有着极其重要的作用。根据清洗介质的不同，清洗技术有溶剂清洗和水清洗。根据清洗工艺和设备不同，清洗技术又可分为间歇式清洗和连续式清洗。根据清洗方法不同，清洗技术还可以分为高压喷洗和超声波清洗。

2.双面贴装

双面贴装工艺类似于单面贴装工艺，主要工艺过程如下：

● A面预涂锡膏；

●贴片，分为手工贴装和机器自动贴装；

●回流焊；

● B面预涂锡膏；

●贴片，分为手工贴装和机器自动贴装；

●回流焊；

●清洗检查；

●

电测试。

3.回流焊的温度曲线

回流焊技术的核心环节是利用外部热源加热，使焊料熔化后再次流动浸润，完成电路板的焊接过程。

影响回流焊工艺的因素很多，也很复杂。在SMT生产流程中，回流炉参数设置的好坏是影响焊接质量的关键，而温度曲线又是回流炉的关键参数。图4-6回流焊温度曲线

1)预热段

预热段的目的是把室温的PCB尽快加热，以达到特定目标。升温速率要控制在适当范围以内。升温过快，会产生热冲击，电路板和元件都可能受损；升温过慢，则溶剂挥发不充分，影响焊接质量。由于加热速度较快，因此在温区的后段温差较大。为防止热冲击对元器件的损伤，规定最大速度为4℃/s。通常上升速率设定为1℃～3℃/s，典型的升温速率为2℃/s。

2)保温段

保温段是指温度从120℃～150℃升至焊膏熔点的区域，其主要目的是使PCB上各元器件的温度趋于稳定，尽量减少温差。应保证足够的时间，使较大元器件的上升温度同较小元器件上升温度同步，保证焊膏中的助焊剂得到充分挥发。

3)回流段

在回流区域里，加热温度最高，元器件的温度快速上升至峰值温度。在回流阶段，不同的焊膏，焊接峰值温度不同，一般为焊膏的熔点温度加20℃～40℃。对于熔点为183℃的Sn63Pb37焊膏和熔点为179℃的Sn62Pb36Ag2焊膏，峰值温度一般为210℃～230℃。回流时间不要过长，以防对PCB及元器件造成不良影响。理想的温度曲线是超过焊锡熔点“尖端区”覆盖的面积最小。

4)冷却段

在冷却区域里，焊膏内的铅锡粉末已经熔化，并充分润湿，被连接于表面。用尽可能快的速度进行冷却，有助于得到明亮的焊点，并有好的外形和低的接触角度。缓慢冷却，会导致电路板的更多分解，从而进入锡中，进而产生灰暗毛糙的焊点，在极端的情形下，引起焊接不良或焊点结合力减弱。冷却阶段降温速率一般为3℃～10℃/s，冷却至75℃即可。

4.5薄膜覆盖封装技术

图4-7所示为通用电气公司采用薄膜覆盖封装技术(Thin-filmPowerOverlayTechnology)构成的功率模块。芯片的背面焊接在DBC陶瓷基板上，芯片正面粘贴聚酰亚胺绝缘薄膜。粘贴前，薄膜已按要求形成一定距离和大小的过孔，过孔的位置与下面芯片电极的位置对应，用溅射法使过孔金属化，过孔提供了芯片到顶层的互连。之后沉积金属层，并光刻出图形。图4-7采用薄膜覆盖封装技术构成的功率模块薄膜覆盖技术具有以下优点：

●芯片产生的热量主要经过铜垫片传送到DBC陶瓷基板，然后通过导热或辐射向大气散发。同时，一部分热量通过金属化过孔传送至顶层金属，再通过对流或辐射向大气散发，实现了三维散热。

●外形尺寸小，寄生参数小。

●多层结构便于实现更复杂的电路结构。

4.6金属柱互连技术

图4-8所示为金属柱互连平行板结构(MetalPostsInterconnectedParallelPlateStructure，MPIPPS)的封装示意图。图4-8金属柱互联技术封装模块

4.7通孔互连技术

通孔互连技术(TSV)是一种新颖的互连方式。如图4-9所示，与传统的互连(如引线键合)不同，它是通过在硅片或玻璃上刻蚀通孔实现的。这种互连技术因为是垂直连接电路的两端，所以电连接距离短、密度高，寄生、串扰等效应也较小。图4-9引线键合和通孔互连技术比较

1.通孔刻蚀

1)湿法腐蚀

如图4-10所示，湿法腐蚀是一种利用KOH溶液对硅片进行腐蚀的方法，一般使用<100>晶向的硅片，以热氧化形成的二氧化硅层做掩膜，腐蚀过程中腐蚀速率与溶液温度有关。图4-10KOH湿法腐蚀

2)干法刻蚀

如图4-11所示，干法刻蚀是一种采用SF6作为刻蚀气体，CF4作为保护气体，以二氧化硅层或光刻胶作掩膜的各向异性的反应离子刻蚀技术。图4-11干法刻蚀

2.绝缘层淀积

硅片本身具有导电性，为了保证硅片上通孔间的绝缘，防止短路，在通孔制作完毕后，必须在通孔的侧壁淀积一层绝缘介质层。通常采用化学气相淀积的方法，在通孔的侧壁沉积Si3N4或SiO2介质层。

3.孔内电连通

斜孔深度一般有几百微米，要在其侧壁上形成电通路，通常可采用溅射、蒸发、电镀等方法。直孔电连通的常用方法有低温化学淀积、熔融金属淀积、电镀等。

4.重布线

通孔内金属层制作完毕后，可以采用类似于集成电路的再分布技术对键合好的圆片表面进行重新布线。

5.寄生电容的形成

在玻璃片上制作通孔，一般不考虑通孔寄生电容问题。因为玻璃片本身可认为是绝缘的，所以玻璃上的通孔可以运用于超高频的电路中。

如图4-12所示，因为硅片本身的导电性，所以在通孔内淀积金属或多晶硅之前，会先在通孔的侧壁上淀积一层绝缘层，这样就会在硅片和金属层之间形成一个MOS寄生电容。图4-12寄生电容

4.8倒装芯片技术

倒装芯片技术(FlipChipTechnology，FCT)是1960年首先由IBM公司设计并开发研制出来的，但一直到近几年才开始应用于高速、单芯片微处理器或微电子集成芯片。倒装芯片技术应用于少数功率器件，则是在最近的时间内。倒装芯片技术可实现芯片和基板的互连距离最短。根据芯片与基板的互连媒介种类，芯片倒装互连主要可分为三种类型：

●焊料凸点倒装互连技术；

●聚合物倒装互连技术；

●热压共晶焊技术。图4-13焊料凸点倒装互连技术通过对芯片上施加的压力来控制焊点的塌陷程度，弥补因芯片与基板的缺陷(如芯片凸点的高度不同，板的凹凸、扭曲等)而产生的焊接不均匀性，使所有凸点都能可靠互连。由于焊料表面张力的存在，按照基板焊盘尺寸的百分比，即使芯片的焊料凸点与焊盘的中心误差达到25%，也能在回流焊接时使凸点回复到焊盘的中心位置，使凸点和衬底焊盘“自对中”，如图4-14所示。图4-14倒装焊“自对中”效应

4.9压接封装技术

压接封装技术(PressurePackTechnology)是富士公司、东芝公司和ABB公司最早开发研制出来的一种封装技术。图4-15所示为铜块压接封装技术示意图。这种技术采用压力装配，多个芯片的连接通过过渡钼片扣合完成，取消了焊接和焊接面。图4-15铜块压接封装技术

4.10引线键合技术

1.热压键合

热压键合是最早用于芯片互连的方法，目前已很少采用。热压键合是指通过压力与加热，使键合区产生塑性变形，实现引线与焊盘的连接。热量与压力通过毛细管形或楔形工具，以静载或脉冲方式施加到键合区。

2.热超声引线键合

热超声引线键合是指在热压键合基础上引入超声波，在超声波作用下将引线软化，可降低键合温度和压力，提高键合强度。图4-16热超声引线键合过程图4-17正向金球热超声焊主要步骤图4-18球焊键合过程图4-19金丝键合图4-20劈刀图4-21键合点鉴于封装形式的变化，如图4-22所示，有时引线键合需要在两块芯片上(如3D封装等)。因此，此类引线键合需要采用引线反打技术。图4-23所示为引线反打键合的主要步骤。图4-22双芯片引线键合图4-23引线反打键合主要步骤图4-24铝丝键合

3.超声引线键合

超生引线键合是指在常温下，施加超声和键合力(超声波振动平行于键合面，键合力垂直于键合面)，将引线键合到焊盘上的方法。由于采用如图4-25所示的楔形劈刀，故又称楔键合(WedgeBanding)。图4-25超声引线键合图4-26超声引线键合过程

4.11载带自动焊(TAB)技术

随着超大规模集成电路的发展，微电子器件I/O数目亦随之增加。超声键合作为一种点焊技术，其键合质量和键合效率已经不能适应大规模生产的要求，群焊技术便应运而生。载带自动焊技术是群焊技术的一种。图4-27载带自动焊内键合技术

4.12倒装芯片键合(FCB)技术

倒装芯片键合(Flip-ChipBonding，FCB)是一种面阵列芯片互连技术，具有高的互连密度和互连强度。

1)回流焊接技术

回流焊接技术即倒装键合技术最初的原型，它有可靠性好，可焊接的I/O点多等优点，但其焊盘和倒装凸点的制作技术复杂、成本高，因此主要针对大批量生产的应用。

2)导电胶粘接技术

导电胶粘接是指在基板上涂覆带有纳米导电粒子的环氧树脂，芯片凸点和基板焊盘通过纳米导电粒子连通。

3)热压键合技术

热压键合技术是指芯片焊盘通过引线键合的方式植入金凸点，将芯片倒置，凸点向下反扣在基板焊盘上，然后采用热压键合的方式，将芯片凸点键合到基板焊盘上。热压键合技术没有铅污染问题，效率也较高，但存在可靠性差、可键合窗口小等缺点，且高温高压的键合条件对芯片不利。

4)热超声倒装键合技术

热超声倒装键合技术借鉴热超声引线键合技术，在超声、键合力和热的作用下，将金凸点键合到基板焊盘上。具体步骤为：首先在芯片焊盘上用超声引线键合的方式植入金凸点；然后将芯片倒置，凸点向下反扣在基板焊盘上；通过超声、键合力和温度的共同作用，将芯片凸点键合到基板焊盘阴。图4-28连接技术和I/O数关系

4.13电

连

接

技

术

电子封装电连接的主要功能是：

●信号的输入、输出端向外界的过渡；

●功率的输入、输出端向外界的过渡。

4.14焊接中的常见问题

1.桥联

焊接加热过程中，会产生焊料塌边，主要出现在预热和主加热两种场合。当预热温度在几十至一百度范围内时，溶剂黏度会降低，并流出。如果溶剂流量大，会将焊料颗粒挤出焊区外。熔融时溶剂如不能及时返回到焊区内，其内部的含金颗粒将滞留形成焊料球。图4-29所示即

为桥联。图4-29桥联

2.立碑(曼哈顿现象)

立碑指片式元器件在遭受急速加热情况下发生翘立的现象。导致立碑的原因主要为急热。急热使元器件两端存在温差，电极端一边的焊料完全熔融后获得良好的湿润，而另一边的焊料未完全熔融而引起湿润不良，元件翘立。

3.润湿不良

润湿不良是指焊接过程中焊料和电路基板的焊区(铜箔)或元器件的外部电极，经浸润后不生成相互间的反应层，造成漏焊或少焊故障。图4-30所示为润湿不良。图4-30润湿不良

4.黑焊盘

黑焊盘指焊盘表面化镍浸金镀层形态良好，但金层下的镍层已变质生成为镍氧化物的脆性黑色物质，对焊点的可靠性构成很大威胁。图4-31所示为黑焊盘。图4-31黑焊盘

5.脱焊

脱焊容易造成桥联、短路、对不准等现象。图4-32所示为脱焊。图4-32脱焊

6.助焊剂残留

助焊剂残留既影响板面的光洁程度，又影响PCB板本身的电气性。图4-33所示为残留助焊剂。图4-33残留助焊剂

7.锡瘟

在13℃或更低的温度条件下，Sn会发生同位素异形转变，由灰白色的β-Sn(四角形晶体结构)转变为白色脆性的粉末状α-Sn(立方晶体结构)，该转变速度在-30℃的时候达到最大值。航空以及军事上的电子元件经常在该转变温度范围内作业，其长期可靠性受到了极大的挑战。使用无铅钎料合金同样发现锡瘟现象的存在。图4-34所示为锡瘟现象。图4-34锡瘟现象

8.锡球

板上黏附的直径大于0.13mm或是距离导线0.13mm以内的球状锡颗粒都被统称为锡球。锡球违反了最小电气间隙原理，影响了组装板的电气可靠性。(注：IPC规定600mm2内多于5个锡球则被视为缺陷。)图4-35所示为锡球现象。图4-35锡球现象

9.芯吸

如图4-36所示，焊料从焊点位置爬上引脚，无法实现引脚与焊盘之间的良好结合，称为芯吸。图4-36芯吸

10.焊点空洞

如图4-37所示，焊点内部填充空洞的出现与助焊剂的蒸发不完全有关。焊接过程中助焊剂使用量控制不当时很容易出现填充空洞现象。少量空洞的出现对焊点不会造成太大影响，但大量出现就会影响焊点可靠性。图4-37焊点空洞

11. BGA空洞

图4-38所示为BGA空洞。图4-38BGA空洞

12.元件偏移

如图4-39所示，元件偏移量大于可焊端宽度的50%被认为是不可接受的，通常要求偏移量小于25%。图4-39元件偏移

13.焊点裂纹

焊点裂纹不同于表面裂纹，焊点裂纹的存在会破坏元件与焊盘之间的连接，严重影响电路板的可靠性。图4-40

所示为焊点裂纹。图4-40焊点裂纹

14.锡须

如图4-41所示，锡须是镀层表面生长出来的细丝状锡单晶。锡须可能造成短路危险，引发灾难性后果。无铅环境中更容易出现锡须现象。表面镀层的某些晶粒(该晶粒承受压应力)受到周围的正向应力梯度场的作用，而导致晶须从该晶粒形成与生长。图4-41锡须第五章封装可靠性5.1可靠性概念5.2封装失效机理5.3电迁移5.4失效分析的简单流程5.5焊点的可靠性5.6水气失效5.7加速试验

5.1可

靠

性

概

念

可靠性是指产品在规定的条件下和规定的时间内，完成规定功能的能力。可靠性在现代电子产品中的地位已与产品的技术指标相提并论。如何保证和提高各种电子产品的可靠性，已成为国内外电子制造产业界的共同目标。电子封装的可靠性则是保证电子产品满足整体可靠性的关键部分。

5.2封装失效机理

1.机械方面

由于冲击、振动(如汽车发动机、火炮外壳在发射时引信受到的力)等机械运动引起填充料颗粒在硅芯片上产生的应力，导致对材料和结构产生相应的弹性形变、塑性形变、弯曲(buckle)、脆性或柔性断裂(fracture)、界面分层、疲劳裂缝及增殖、蠕变(creep)及蠕变开裂等，从而影响电子产品的可靠性。

2.热学方面

由于芯片粘接剂固化时的放热或者引线键合前的预加热、成型、后固化以及邻近元器件的重新加工(rework)、浸锡、波峰焊、回流焊等产生的热负荷都会导致材料热膨胀，材料之间的CTE(热膨胀系数)失配，引起局部应力，从而使电子产品失效。图5-1所示为温度与失效率之间的关系。图5-1温度与失效率之间的关系

3.电学方面

突然的电冲击(如汽车发动时的点火)、电压不稳和电传输过程中突然的振荡(如接地不良)，引起电流过冲，从而形成电击穿、电压表面击穿、电能损耗，导致电锈蚀、漏电流、电迁移等。

4.辐射方面

封装材料中微量的放射性元素(如铀、钍等放射性元素)会引起粒子辐射，导致器件(尤其是存储器)性能下降，影响可靠性。

5.化学方面

由于潮湿环境造成的潮气进入电子器件内部，引起锈蚀、氧化、离子表面生长等，从而影响电子产品封装可靠性。进入塑封材料中的潮气将封装材料中的催化剂等其它添加剂中的离子萃取出来，生成副产品，浸入芯片的金属焊盘上、半导体结构上、材料的界面里，导致电子产品失效。

6.特殊失效

较大机械应力会对双极型器件中的小信号电流增益和MOS器件导通产生影响。这类问题可从封装设计、材料选择和工艺过程合理分配热应力，减小由于应力诱导引起的器件参数的变化。

5.3电迁移

电迁移是固体中发生输运的现象之一。在半导体器件和IC中，电迁移是主要的失效机理之一。图5-2所示为高电流密度下的短导线中的电迁移现象示意图。一根很短的铝线在发生电迁移后，可以看到在引线阴极一端形成一个大空洞，而在阳极端则出现堆积。图5-2短导线电迁移现象

5.4失效分析的简单流程

失效分析的简单流程如图5-3所示。图5-3失效分析的简单流程

1.失效模式验证

失效模式的验证是否重现在分析中非常重要。如果失效分析工程师看到的失效模式与顾客看到的不一样，那么接下来的失效分析就没有意义了。因为失效分析所分析的对象并不是顾客感兴趣的东西。

2.失效位置和失效机理假设

基于产品的电路知识、制造工艺和历史数据，假设可能的失效位置和失效机理，并在此基础上设计失效分析流程。该步骤将直接影响失效分析的成功率和耗时长短。

3.失效点逻辑物理定位

失效点逻辑物理定位即通过使用电性能测试仪，找到失效的逻辑点，获得相应的逻辑位置。并且利用失效物理定位仪找到电子器件表面上的物理点。

分析失效逻辑点和物理点是否吻合是决定失效分析是否成功的关键。若不一致，我们应重新寻找失效的逻辑点和物理点，直到吻合为止。

4.制备样品

在做失效物理定位时，首先需要进行合格电子样品的制备工作，使样品处于工作状态。然后利用失效物理定位仪寻找失效的物理点。

5.物理失效分析

失效点物理位置明确后，打开电子器件内部，利用物理失效分析仪找到失效的物理点，获取失效形貌或失效物质。只有找到失效的物理点，整个失效分析才完成。

6.失效改进措施

利用分析得到的数据，结合产品的电路知识、制造工艺和历史数据，分析失效机理，提出避免失效的措施和建议。

7.撰写失效分析报告

撰写失效分析报告，反馈给顾客，并存档。失效分析报告是一个很好的培训教材，有助于了解产品的研发过程，及时掌握电子产品生产过程中的薄弱环节。

5.5焊点的可靠性

1)新型基板材料

一般通过研究热膨胀系数相匹配的电子封装新型基板材料来降低焊点在服役条件下的应力应变，从而提高焊点的可靠性。新型基板材料的工艺复杂，价格相对昂贵，其实用性受到限制。

2)基础理论和测试技术

焊点热循环可靠性的基础理论和测试技术具体包括热循环寿命预测、钎料热循环条件下的失效机制、焊点可靠性的加速试验等。

3)钎料合金

钎料合金内容包括开发高可靠性的钎料合金、构造钎料的力学本构方程等。

4) SnPb焊点应力应变

在热循环过程中，SnPb焊点失效是由于焊点周期性的应力应变所致的，SnPb焊点的应力应变分析是焊点可靠性预测的基础。由于在电子封装中，SnPb焊点细小，应力应变过程复杂，因此焊点应力应变的实验测量通常十分困难。

5) SnPb焊点结构优化

SnPb焊点的几何结构是影响焊点机械性能和热循环可靠性的重要因素。改善焊点形态是提高焊点可靠性的有效途径。目前，已有多种方法来模拟多种封装形式(TQFP、PLCC、球栅阵列BGA、倒装焊)的SnPb焊点形态，并且对有关焊点缺陷的形成也有研究，如基于最小能量原理的SurfaceEvolver方法。图5-4焊点在无高低温时的应力应变曲线图5-5焊点在高低温时的应力应变曲线

5.6水气失效

塑料封装具有价格低廉、重量较轻、绝缘性能好、抗冲击性强等优点，因此在消费电子领域得以广泛应用。除了塑封材料以外，还有其它环氧材料，如倒装焊器件(FlipChip)和球栅阵列中的底充胶材料(Underfill)等。

5.7加速试验

1.表面安装器件的预处理

表面安装器件(SMD)的发展导致了有关封装开裂和分层方面的质量和可靠性问题。空气中的潮气会通过扩散进入到渗透性封装材料中，并聚集在非相似材料结合面上。预处理包括SMD焊接到印刷电路板上，封装体暴露在200℃以上的高温中。在再流焊过程中，潮气的膨胀和材料的失配将导致封装内关键结合面的开裂和分层。

2.偏压寿命试验

偏压寿命试验的目的是确定偏压条件和温度在较长的时间内对电子器件的影响。当超过参数极限或在标称之外和最差条件下，电子器件不能完成其功能时，器件视为失效。

3.温度循环试验

温度循环试验用于测试电子器件在一定时间内对极端温度的耐久性。温度通常在停留一段时间后，以恒定斜率在某平均值上下变化。温度循环试验把电子器件暴露在机械应力下，对有关芯片与封装材料之间热膨胀系数差异的失效模式进行加速。不同温度的停留时间对实验结果很重要，因为温度停留时间关系到应力减轻的过程。

4.高压蒸煮试验

高压蒸煮试验是测量电子器件抗潮湿侵入能力和抗电腐蚀影响的环境试验，它属于破坏性试验。试验使用条件包括120℃的高温和100%的相对湿度。最短试验时间为96小时。

测试的失效机理包括金属化腐蚀、潮湿进入和分层。高压蒸煮试验时，试验箱内的污染物可能引起器件失效，但是污染物失效不能代表器件的失效。

5.温度湿度偏压试验

温度湿度偏压试验用于测试潮湿引起电子器件的失效。与高加速应力试验(HAST)或高压蒸煮试验相比，温度湿度偏压试验要求的温度和相对湿度条件没那么严格。温度湿度偏压试验要求电子器件能够经受恒定温度、相对高湿度和偏电压的考验。一旦潮气达到芯片表面，电热能量把器件变成电解电池，从而加速腐蚀失效机理。

6.高加速应力试验

高加速应力试验(HAST)是在湿度环境中测试电子器件的非气密性能。高加速应力试验采用高温(通常为130℃)、高相对湿度(约85%)、高大气压条件(达3atm)来加速潮气通过器件外部，从而测试材料或芯片引线周围的密封性能。当潮气到达器件表面时，电势能可把器件变成电解电池，从而加速腐蚀失效机理。试验时要测试有关金属化腐蚀、材料界面处的分层、焊线失效和绝缘电阻下降等的失效机理。第六章电气连接6.1信号完整性(SI)6.2电源完整性(PI)6.3反射噪声6.4串扰噪声6.5电源—地噪声6.6无源器件

6.1信号完整性(SI)

一般EDA仿真工具在进行信号完整性分析时，都是简单地假设电源处于绝对稳定状态。随着系统设计对仿真精度要求的不断提高，该假设所带来的系统误差不能再被忽略。

6.2电源完整性(PI)

由于开关器件数目的增加以及供电电压不断减小会导致电源产生波动，因此影响电子器件的工作状态和输出信号的质量。所以，除了分析信号完整性外，如何获得稳定可靠的电源系统成为新的研究方向。

1.同步开关噪声

同步开关噪声(SSN)：当器件处于开关状态时产生的瞬间变化电流(di/dt)在经过有电感存在的返回路径上会形成交流压降，从而引起噪声，也称为Δi噪声。

2.电源阻抗

电源噪声的产生在很大程度上归结于非理想的电源分配系统，即给系统内的所有器件提供不了充足的、平稳性的电源。大部分数字电路器件对电源波动的要求为：在正常电压的5%范围之内。电源之所以波动，是因为实际电源平面总是存在着阻抗，在瞬态电流通过的时候会产生压降和波动。为保证每个器件始终都能得到正常电源，需要对电源阻抗进行控制，尽量减小电源阻抗，或者保证阻抗在系统最大频率以下低于一个特定值Ztarget，其表达式如式(6-1)所示。

(6-1)随着电源电压不断减小，瞬间电流不断增大，允许的最大电源阻抗也随之降低。所以，电源阻抗设计对于高速电路设计者来说是至关重要的。在设计电源阻抗的时候，还要同时考虑在较高频率时的交流阻抗(主要是电感)。在时钟的上升和下降沿，电源系统会产生瞬间电流的变化。式(6-2)为计算受阻抗影响的电源电压波动量的公式：

(6-2)

3.谐振及边缘效应

电源平面其实是由许多电感和电容构成的网络，也可以看成是一个共振腔，在一定频率下，这些电容和电感会发生谐振现象，从而影响电源层的阻抗。随着频率的变化，尤其是在并联谐振效应显著的时候，电源阻抗不断变化。

6.3反射噪声

反射是一个传输线效应。在高速系统中，反射噪声增加时延，引起过冲、下冲和振铃。产生反射噪声的根本原因是信号传输路径上阻抗的不连续性。由于制造工艺或设计等因素的限制，信号换层等导致阻抗不连续，从而使得不连续的边界点产生反射。如图6-1所示，当导线越过有孔平面，跨越缝隙，出现分支或靠近相邻导线等时会产生阻抗不连续。如果负载和传输线的特性阻抗不匹配，同样也会发生反射。图6-1阻抗不连续

6.4串扰噪声

串扰噪声是指在传输线间，由于并行传输线之间的互感、互容等电磁耦合产生的噪声。它在相邻静态线上引起的干扰会导致逻辑开关的错误。当多根传输线同时开关时，串扰可能影响其它静态线或者信号线的时序。若所有信号线的电压同时从低到高变化，或者同时从高到低变化，则附加延迟将严重影响采样的有效时间。

6.5电源—地噪声

在芯片封装和PCB板中，电源—地平面和通孔构成了电源分布系统。大量器件(核心逻辑、输出驱动等)同时开关，从而导致瞬时电流引起电源和地平面上的电压波动，即SSN，或者Delta-I噪声。由于电源—地系统提供的非理想回流路径，SSN减慢信号传输速度，同时耦合到其它静态信号网络上，从而引起逻辑错误、数模混和电路的共模噪声等。

6.6无源器件

1.传输线

理想传输线是一种理想电路元件，其重要特性为瞬态阻抗和相应的时延。理想传输线模型是分布式模型，因为理想传输线的特性分布在整条传输线上，而不是聚集在一个集总点上。

1)趋肤效应

在直长导体的截面上，恒定的电流是均匀分布的。对于交变电流，导体中出现自感电动势，抵抗电流的通过。这个电动势的大小正比于导体单位时间所切割的磁通量。

2)介质损耗

介质中的能量损失是由特殊的材料特性，即材料的耗散因子引起的。多数材料的导体漏电阻率与频率有关，频率越高，电阻率越小。流过介质材料的漏电流方式主要有两种：离子运动和电偶极子重取向。图6-2有损耗传输线模型

2.电容

影响信号完整性问题的所有因素中，电容，即旁路电容、去耦电容或滤波电容等占了非常大的比重。这些电容对交流信号呈现低阻抗的特性，式(6-3)为电容阻抗公式。工作频率越高，电容值越大，电容的阻抗越小。

(6-3)对电容的高频特性影响最大的是ESR和ESL。电容可以看成是一个串联的谐振电路，其等效阻抗和串联谐振频率为

(6-4)

(6-5)

3.电感

低频和高频时电感的频率特性是不一样的。对于传统电源的设计，经常用电感对电源做隔离，以减小噪声干扰。但在实际设计中，当去除隔离电感时，电源地噪声反而减小。这是由于电感与其它滤波器件之间产生了谐振。电感高频模型如图6-3所示。图6-3高频电感模型

4.电阻模型

电阻元件用作终端电阻。由于实际电阻中电感特性的存在，因而频率升高时，引起电感特性。更高带宽的电阻，还包含电感元件和电容元件。理想电阻的阻抗是个不随频率变化的常数。

5.键合丝

图6-4所示为键合丝简单电气连接模型。芯片的I/O接口通过焊盘、焊球连接到键合面和表面走线处，再通过过孔连接到封装的其它线层。A、D部分可以近似为与芯片和封装表面垂直部分，B、C部分近似为与芯片和封装表面平行部分。图6-4键合丝电气连接模型

1) A、D部分键合丝

当截面部分为圆形时，电感为

(nH)(6-6)

当截面部分为方形时，电感为

(nH)(6-7)

2) B、C部分键合丝

考虑到实际键合丝和封装平面之间的影响，电感为

(nH)(6-8)

6.连接器

在高速信号完整性设计中，连接器对信号的影响最大。引脚本身产生较大的电感，当信号流经引脚后会产生很大的电压降。其自感表达式与A、D部分键合丝电感表达式一样。

对于带宽较低的连接器模型，建模时主要为电感模型。连接器连线之间主要以感性耦合为主，连接器之间的电感与多根带状线之间的电感计算原理一样。

7.通孔

PCB或芯片封装上的信号线网依其所在位置(顶层或内层)被分为微带或带状传输线。因布线的要求，信号线网需分布在不同层之间，并且各层之间利用通孔将它们连接起来。通孔本身存在着对地平面的寄生电容(对电源平面将产生不同的电容)。如果已知通孔在地层上的隔离孔直径为D2，通孔焊盘的直径为D1，PCB板的厚度为T，不同层之间填充介质的介电常数为εr，则通孔的寄生电容大小近似于：

(6-9)同样，通孔存在寄生电容的同时，也存在寄生电感。在高速数字电路中，通孔的寄生电感的危害性大于寄生电容的危害性。寄生串联电感削弱旁路电容，减弱整个电源系统的滤波效用。通孔近似的寄生电感如式(6-10)：

(6-10)如果两平面分别存在电压，而平面之间没有直流通路，则电流以两平面之间的耦合电容在两平面间以介质中的光速扩散。两个返回路径平面构成传输线，返回电流受到的阻抗为两平面的瞬态阻抗：

(6-11)第七章电子封装面临的主要挑战7.1无铅焊接7.2信号完整性7.3高效冷却技术7.4高密度集成化7.5电磁干扰7.6封装结构7.7键合焊接7.8高密度多层基板

7.1无铅焊接

随着环境保护意识的增强，铅被环境保护机构列入17种对人体和环境危害最大的化学物质之一。美国食品与药物管理局的多项研究证实，少量的铅对儿童的生长发育有抑制作用，对生长发育所需的多种酶系和视神经内分泌都有干扰作用。过量的铅对儿童智商有危害，并对儿童视觉反应、综合能力有影响。成年人人体中存在过量的铅，将导致再生系统紊乱、血色素减少，并引发贫血和高血压。图7-1所示为欧美及日本的一些具有代表性的公司和组织提出的电子封装无铅化相关提案、指令与开发计划。图7-1无铅化提案、指令与开发计划

7.2信

号

完

整

性

在数字信号高速传输中，现代大批量生产的数字产品，需要把时序控制在皮秒的范围内。该时序不仅在硅片级尺寸上出现，而且在物理尺寸更大的封装上也同样出现。由于硅片物理尺寸较小，且晶体管门沟道长度减小，因此晶体管的开关速度较易达到皮秒的速度。但封装尺寸上，要达到皮秒的速度，就非常困难。在大多数高速数字系统中，分配的上升沿大约为时钟周期的10%。上升沿与时钟频率的关系近似为

(7-1)图7-2时钟波形

7.3高效冷却技术

半导体集成电路(IC)技术正日新月异地向前发展。根据摩尔定律，芯片的集成度每18个月增长一倍。芯片集成度的迅速增加，必然导致其发热率的提高，使得电路的工作温度不断上升。实验证明，单个元器件的失效率与其工作温度成指数关系，因而如何提高芯片的散热效率，保证电路在正常温度下工作，就显得尤为重要。各种高密度封装技术将多个芯片以更紧密的方式排列在基片上，使得系统单位体积的发热率更大。

7.4高密度集成化

高密度集成化技术主要与一、二级封装关联。在一级封装中，采用单芯片封装的场合需要开发超过2000个I/O端子的多引脚封装及与之相适应的表面型封装技术。在二级封装中，为满足QFP、PGB、BGA、CSP等超小型、多引脚封装表面实装的要求，需要开发新的SMT技术。

7.5电磁干扰

电磁干扰(ElectroMagneticInterference，EMI)是指有害的电磁波使器件的正常功能受到干扰或引起障碍的现象。

7.6封装结构

在组装、运输以及使用过程中，半导体电子元器件必须经受住一定的压力、振动、冲击、磨擦等。

7.7键合焊接

键合焊接主要表现在以下方面：

●从钎焊键合到微机械接触连接。

●各向异性导电连接推广。

●导电性连接材料的可靠性。

●从金丝键合、带载连接到微球凸点。

●电镀过程的解析与控制。

●由于材料热膨胀的系数差引起的热应力疲劳。

●材料的熔点、加工性、成膜性、耐热性、散热性。

7.8高密度多层基板

高密度多层基板主要存在以下几方面的问题：

●埋孔加工时，出现的埋孔直径、埋孔加工、加工精度、粗糙度、多层膜的结合强度。

●激光加工埋孔时，出现的激光波长、能量分布、吸收效率、加工效率、位置精度。

●光刻法加工埋孔时，出现的材料感光性、深径比。●布线刻蚀加工中，新加工方法的开发与加工精度的提高。

●新型绝缘材料的开发。

●芯片多层布线技术。

●新型埋孔制作技术的开发。第八章MEMS概述8.1MEMS的概念8.2MEMS的特点8.3MEMS的应用8.4MEMS技术与IC技术的差别

8.1MEMS的概念

MEMS是美国人的惯用词，在欧洲被称为微系统(MicroSystemTechnology，MST)，在日本被称为微机器(Micro-Machine)。由于美国的MEMS总体研究水平处于领先地位，因此，人们通常沿用MEMS的叫法。

8.2MEMS的特点

MEMS并非是单纯的宏观机械的尺寸微小化，它的研究目标在于：通过微型化、集成化来探索新原理、新功能的元件和系统，开辟一个新的科学技术领域和产业。微电子学、微机械学、微光学、微动力学、微流体力学、微热力学、微摩擦学、微结构学和微生物学等共同构成MEMS的理论基础。图8-1伯克利分校研制的静电微电机

1. MEMS的优点

同常规机电系统相比，MEMS具有如下6个特点。

1)系统微型化

MEMS器件体积小、精度高、重量轻、惯性小、谐振频率高。MEMS体积可小至亚微米以下，尺寸精度可达到纳米量级，重量可轻至纳克，谐振频率可达上百千赫兹。

2)制造材料性能稳定

MEMS的主要材料是硅。硅材料的机械、电子材料性能优越，强度、硬度和杨氏模量同铁相当，密度和导热性能类似于铝。

3)批量生产成本低

MEMS器件适于大批量生产，成本低廉。MEMS能够采用与半导体制造工艺类似的方法，像超大规模集成电路芯片一样，一次制成大量完全相同的零部件，制造成本显著降低。

4)能耗低，灵敏度和工作效率高

完成相同工作，MEMS所耗能量仅为传统机械的十分之一或几十分之一，而运作速度及加速度却可达传统机械的数十倍以上。由于MEMS几乎不存在信号延迟等问题，从而更适合高速工作。

5)集成化程度高

在MEMS中，可以将不同功能、不同敏感方向的多个传感器、执行器集成在一起，可以形成阵列，也可将多种功能器件集成在一起，形成复杂的多功能系统，以提高系统的可靠性和稳定性。特别是应用智能材料和智能结构后，更利于实现MEMS的多功能化和智能化。

6)多学科交叉

MEMS技术包含电子、机械、微电子、材料、通信、控制、扫描隧道等工程技术学科，还包含物理、化学、生物、力学、光学等基础学科。MEMS融合了当今科学技术的许多最新成果，通过微型化、集成化，探索MEMS的新原理、新工艺，开辟了新的领域。

2. MEMS存在的问题

鉴于MEMS的以上优点，同常规机电系统相比较，MEMS又存在以下8个问题。

1)尺寸效应

当构件尺寸从1mm减小到1μm时，面积减小因子为100万倍，而体积减小因子为10亿倍，这样，正比于面积的作用力(如摩擦力、黏附力、表面张力、毛细力、静电力)同正比于体积的作用力(如惯性力、电磁力)相比，增大了数千倍，而成为MEMS的主要作用力。

2)材料性能

在MEMS硅衬底上，淀积有多种薄膜。这些膜的厚度从几十纳米到几十微米不等，加工方法也同常规方法不一样，其机械性能和电性能同常规材料的性能存在差异，有的差别很大。如何正确分析薄膜的机械性能和电性能，对MEMS的性能分析非常关键。

3)黏附问题

实验证明，微表面静止接触或两表面间隙处于纳米量级时，由于表面黏附力使两表面黏附在一起，这不仅使微器件的性能受到严重影响，甚至将导致动作失效，而且在微构件的制造中，是造成废品的重要因素，并直接导致MEMS的一次成功率低