华为韬定律-又一场精致设计的话术包装

华为”韬定律”——又一场精致设计的话术包装杨清风中南大学电气工程硕士278人赞同了该文章5月25日,华为在上海IEEE国际电路与系统研讨会(ISCAS2026)上,由半导体业务总裁何庭波正式发布了一条”中国首次提出的半导体产业发展指导新原则”——韬(τ)定律。媒体跟进很快,场面颇为热闹:“对标摩尔定律”、”重新定义半导体演进”、”中国半导体的里程碑”……我想说几句冷静的话。一、那个被命名为”韬”的τ,其实是大一电路课的内容韬定律的核心主张,是把”几何缩微”替换成”时间(τ)缩微”——通过降低信号传播时延来提升芯片性能。听起来很高深。但τ究竟是什么?它就是电路里的时间常数,τ=RC(电阻×电容),决定信号从一个晶体管传到下一个晶体管要多久。这是任何一个电子工程专业的本科生在《电路分析》第一学期就会学到的基础概念。“降低RC延迟”从来都是芯片设计的常规优化目标,几十年没变过。把这个希腊字母τ重命名为汉字”韬”,再冠以”中国首次提出的指导原则”的名号——这是一次很成功的本土化贴标,但物理实质上,它没有引入任何新的科学发现。二、”定律”二字用得过于慷慨摩尔定律为什么是定律?因为它有一条可被检验的具体规律:晶体管数量每两年翻一番。这是经验律,有量化的指数曲线,可以预测、可以证伪、可以作为整个产业60年研发投入的节拍器。韬定律目前公开披露的版本里,完全没有这样的可量化形式。它没说”τ每N年减半”,也没给出可比较的计量基准,只说”应该把优化重心放到时间维度上”。这是设计哲学,不是经验律。把一句”我们的优化思路”叫做”定律”,这种修辞如果出自学术论文会被同行评议挡回去;出自一家公司的发布会PPT,媒体居然集体跟进——这本身就值得反思。三、技术路线并不独家更微妙的是技术层面。韬定律的核心技术叫LogicFolding(逻辑折叠),从已披露的信息看,本质是逻辑die-on-die的3D键合配合系统级协同优化。这条路线全球先进半导体玩家已经走了十多年:台积电的SoIC和CoWoS先进封装英特尔的FoverosDirectAMD的3DV-CacheIBM的背面供电(BPR)斯坦福Mitra团队的N3XTmonolithic3D集成业界对这条路有一个统一的名字,叫“MorethanMoore”,2010年前后就已写入国际半导体器件与系统路线图(IRDS)。华为做的事情和全球同行做的事情方向高度一致,差别只是给它起了一个带中国味儿的名字,并把它包装成”中国原创的新定律”。四、为什么是现在?时间点很有意思。这场发布选择在制裁导致华为无法获得EUV光刻机、被卡在7nmDUV制程的当下。在路透社的报道里这一点被直白点出:1.4nm是本世代末全球先进制造的前沿,中国在缺乏先进光刻设备的情况下,被普遍认为无法通过常规制造路径达到。那怎么办?重新定义”先进”。如果”先进”不再是几何尺寸而是系统性能,那么7nm制程+3D堆叠+架构优化做出来的芯片,就可以在终端表现上”等效于1.4nm”。这是工程上的正当选择,无可厚非。但把这种工程选择上升为”中国为全球半导体提出的新定律”,就进入话语权工程的范畴了。五、技术值得尊重,叙事需要打折我并不想全盘否定这件事。LogicFolding背后的3D集成、Chiplet、系统协同——是华为真刀真枪的工程能力,过去六年量产381款芯片也不是PPT。这些值得肯定,而且远比某些只敢叫”5A”的同行扎实。但请把两件事分开看:工程实力:实打实,业界一流水准,鼓掌;“定律”叙事:夸大的命名学,本质是制裁压力下重新定义”先进”的话语权动作。我们应当为前者鼓掌,但不必为后者的修辞热泪盈眶。结语这些年我们见过太多”重新定义”了——从手机厂商重新定义快充、重新定义防抖,到芯片厂商重新定义制程节点,再到今天的”重新定义半导体演进规律”。“重新定义”用多了,坦率说,本质上就是承认在竞争中处于不利位置,需要靠语言重建优势。技术的归技术,营销的归营销。如果连这点都分不清,等到秋季那颗麒麟实测出来、性能和宣传出现落差的时候,失望的还是消费者自己。冷静地为华为的工程成就鼓掌,同时冷静地拒绝被一个精心包装的”定律”叙事绑架——这两件事并不矛盾,反而恰恰是一个成熟的科技观察者应有的姿态。发布于2026-05-2516:54・湖南华为推出“韬定律”改写全球半导体规则2026年05月26日04:45来源：经济参考报5月25日，华为正式发表“韬（τ）定律”，为半导体与电子系统演进提供全新指导原则。预计到2031年，基于该定律的高端芯片晶体管密度有望达到1.4纳米制程的同等水平。受此消息影响，A股市场芯片产业链午后持续走高，东芯股份、华虹公司、甬矽电子收获“20CM涨停”，中芯国际、盛美上海、拓荆科技、东微半导等10余股涨超10%。蔻町智能联合创始人、CTO陈秋武告诉记者，在现代信息技术飞速发展的半个多世纪中，半导体产业的繁荣与演进始终围绕着一个被奉为圭臬的底层逻辑——摩尔定律：通过不断缩小晶体管的物理尺寸，集成电路在单位面积内能够容纳更多的计算单元，从而实现芯片性能指数级攀升与单位计算成本持续下降。然而，随着硅基工艺节点向亚纳米时代挺进，这一基于“几何缩微”的单向演进路径正面临严峻的物理极限和经济效益双重挑战。在此行业背景下，华为在电气电子工程师学会于上海举办的国际电路与系统研讨会上，由公司董事、半导体业务部总裁何庭波发表题为《半导体新路径探索与实践》的主旨演讲，正式推出韬（τ）定律。该定律提出，以“时间（τ）缩微”改写传统“几何缩微”作为半导体产业全新演进核心逻辑，通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，从而实现半导体与电子系统的持续演进。多位受访的行业人士表示，相较于摩尔定律聚焦芯片单一维度的尺寸迭代，韬（τ）定律构建起贯穿器件、电路、芯片到系统层面的多层级协同优化体系。这将强化体系化的能力，而不单是芯片的能力。“该体系以系统性降低时间常数τ为目标，旨在驱动各层级性能、能效、晶体管密度的持续提升。”何庭波详解：在器件层面，通过优化晶体管和互连电阻及寄生电容，从物理底层最大限度缩微器件级时间常数τ；在电路层面，通过逻辑折叠技术突破传统平面布局的物理边界，显著缩短关键路径的走线长度并有效降低信号传播的电阻和电容负载，实现晶体管密度和电路性能大幅提升；在芯片层面，通过“软件、架构、芯片”的全栈软硬芯协同设计，基于实际工作负载实现指令流和数据流的细粒度控制，提高系统级并行度和效率，大幅降低端到端执行时间；在系统层面，定义灵衢总线，重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义，大幅降低系统通信时延。全球计算联盟秘书处CTO苗福友对韬（τ）定律的创新价值予以高度认可。他表示，当前模块间通信时延已成为制约高端计算效率的核心因素，传统以半导体硬件资源数量衡量计算性能的标准，早已不能反映产业实际状况。而韬（τ）定律突破传统体系局限，综合架构创新、Chiplet、先进堆叠等多项前沿技术，从通信时延这一维度重构计算性能评价标准，为行业发展提供了全新思路与重要突破方向。事实上，韬（τ）定律并非纯理论构想，而是经过长期落地验证的成熟技术体系。何庭波在演讲中披露，过去六年，华为基于韬（τ）定律已成功设计和量产381款芯片，广泛覆盖千行百业数字化转型需求。华为何庭波论文对外披露：引发市场轰动的“韬（τ）定律”还有这些细节2026年05月26日00:01

来源：每日经济新闻在无法获得最先进EUV光刻机（极紫外光刻机）、先进制程工艺受限的背景下，中国半导体产业始终面临一个现实问题：如果不能继续沿着传统先进制程路线快速迭代，芯片性能该如何提升？5月25日，在上海举行的2026国际电路与系统研讨会（ISCAS2026）上，华为董事、半导体业务部总裁何庭波给出了新的答案，并正式提出半导体领域全新演进理念——“韬（τ）定律”，引发外界广泛讨论。该定律的核心，是以“时间缩微”替代“几何缩微”：不再单纯依赖晶体管尺寸不断缩小，而是通过逻辑折叠等创新技术，持续压缩信号传播时延，提升系统整体效率。这意味着，华为试图通过另一条技术路径，在不依赖最先进EUV工艺的情况下，追赶全球先进制程演进速度。当日下午，中国科学院科技论文预发布平台还公布了一篇何庭波的论文，披露了“逻辑折叠”、“时间缩微”等核心技术细节以及“韬（τ）定律”究竟是什么、它与摩尔定律有什么不同、技术短板在哪里等诸多外界关注的问题。一问：什么是“韬（τ）定律”？过去半个世纪，摩尔定律的“几何缩微”推动了半导体行业的发展。如今这一行业发展范式已然失效：单纯的尺寸缩小带来的技术红利趋于枯竭，先进制程芯片的单颗设计成本突破十亿美元。如何跨越传统工艺路径的局限？何庭波在5月25日提交的论文中详细介绍了“韬（τ）定律”。简单来说，芯片竞赛不再看谁“做得小”，而是看谁让信号“跑得快”。这一转变在AI时代尤为迫切。AI算力集群的规模持续扩张，从单芯片、数十芯片集群升级至数万芯片的超大规模集群。然而，现代AI系统的能耗与成本瓶颈，核心已不在算力计算，而在于数据传输。数据显示，大型AI集群超80%的能耗用于数据迁移，超70%的系统成本投入数据存储。这意味着，缩减芯片间、机架内、封装内的数据传输耗时，与降低计算耗时同等重要。“过去六年，华为半导体团队针对该问题，在移动SoC、AI加速器、系统架构、芯片封装等领域进行大量验证。研究结论表明，行业突破的关键不在于迭代新制程节点、革新晶体管架构，而在于更换核心优化目标。未来十年电子系统的迭代升级，将不再依托几何缩放，而是以时间缩放为核心——系统性缩减全计算栈各层级的特征时间常数τ。”她在论文中进一步提出：摩尔定律的本质从来不是几何尺寸迭代，而是时间损耗的缩减。“更小的晶体管，核心优势是开关速度更快；更密集的互连，优势是信号传输距离更短；更高的集成度，优势是数据跨模块交互更少。因此，应将时间本身作为核心衡量指标。”她认为，晶体管、电路、芯片、系统各层级，均可定义专属特征时间常数τ，未来芯片优化的核心目标，应当是全局τ的缩减，换句话说：几何缩放不再是目的，而只是缩减τ的一种技术手段。二问：“逻辑折叠”是怎么做到的？在物理学中，τ通常代表时间常数。既然不能把晶体管做得无限小，那么另一个思路，就是尽可能缩短信号在晶体管之间所消耗的时间。怎么缩短？华为给出的答案是“逻辑折叠”。在何庭波提交的论文中，提到芯片在速度性能方面取得的相当一部分收益，并不是通过新的光刻工艺步骤获得的，而是通过在三维空间中对逻辑分布进行拓扑重组实现的，且该方向可持续。如果将芯片比作是一张画满迷宫的A4纸，原本信号要从纸的最左边跑到最右边，需要跨越很长的物理距离。那么将纸折叠起来，那些原本隔得很远的关键模块在物理距离上变得更近。也就是说，逻辑折叠技术可以理解为原本单层的二维芯片，变成双层甚至多层的三维结构。从表面上看，“韬（τ）定律”中的“逻辑折叠”容易让人联想到近年来流行的Chiplet（芯粒）架构或3D堆叠技术。例如，当单颗大芯片的良率、面积和成本难以继续优化时，可以将其拆分成多个功能模块，再通过先进封装技术，像搭乐高一样在三维空间里堆叠起来，以此提升整体性能。近年来，包括英伟达、AMD、苹果以及台积电在内的国际厂商，都在逐渐将竞争重点从单纯“拼制程”，转向系统级优化、先进封装、Chiplet、软硬件协同以及数据互连效率。但实际上，华为“韬（τ）定律”并不是3D堆叠，据悉，其在芯片设计之初就采用一体化的设计，不是一层层的堆叠。品利基金半导体产业投资经理陈启对《每日经济新闻》记者表示：“先进工艺肯定是未来要继续追求的，晶体管密度摆在那里，不可能完全靠设计优化就把工艺差距抹平。但在外部条件受限的情况下，华为需要通过芯片内部的持续优化，提高整体性能。”“当前整个行业其实都在推进类似方向，比如台积电近年来持续强调DTCO（设计—工艺协同优化）理念。尤其在3纳米之后，工艺本身带来的性能提升已经不像过去那样明显，越来越多性能增益来自架构优化、系统级协同设计。某种程度上说，华为是把这条技术路线做到了更极致。”陈启说道。三问：华为追赶台积电还有多远？如果说，“韬（τ）定律”回答的是“如何不依赖先进制程继续提升芯片性能”，那么另一个备受关注的问题是，这一路线究竟能在多大程度上缩小与全球先进工艺之间的差距？目前，全球先进制程的主导者仍然是台积电。根据其公开路线图：7纳米工艺2018年量产；5纳米工艺2020年量产；3纳米工艺2022年进入量产；2纳米（N2）2025年下半年量产；A14（业内通常视为1.4纳米级工艺）预计2028年量产。相比之下，华为目前公开已知、经过市场验证的先进芯片制造能力，仍主要停留在7纳米级别。这意味着，目前双方在制造工艺、量产能力、良率控制以及成本控制方面，仍存在明显差距。不过，“韬（τ）定律”并没有停留在理论层面，何庭波在演讲中透露：基于“韬（τ）定律”，华为在过去6年的实践中已成功设计和量产了381款芯片。过去几年，华为先后推出了鲲鹏、麒麟、昇腾等系列核心芯片，而今年秋季发布的麒麟芯片将是逻辑折叠的首次商业化落地。何庭波在论文中披露了详细的实测数据：“晶体管密度：单代产品从155百万晶体管/平方毫米提升至238百万晶体管/平方毫米，等效超越传统几何缩放3年的迭代进度；性能功耗方面：SoC（片上系统）性能核心能效比提升41%，最高主频提升近13%。”她坦言：“麒麟2026搭载的逻辑折叠技术为保守版落地方案，仅针对核心关键路径做局部折叠优化，未实现全芯片覆盖。但即便如此，产品CPU（中央处理器）性能核心主频仍回升至3.1GHz。预计到2031年，基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。”展望未来十年，她介绍称，逻辑折叠将从局部关键路径折叠，迭代为三层、四层及以上的全尺寸多层折叠架构。预计2026年—2035年，晶体管密度将突破400百万晶体管/平方毫米，麒麟系列CPU核心主频有望突破4GHz。四问：“韬（τ）定律”现存哪些技术挑战与待解难题？即便华为已经给出了清晰的技术路线图，这条路径能否真正形成规模化产业能力，仍然存在大量待解问题。何庭波在论文中也坦言：技术突破无法依靠单一企业独立突破。“工具链、行业标准、基准测试、器件物理、产业经济模型等均需要全行业协同创新。”论文中具体列举了几个难点。首先是工具链与设计方法论缺失。现有电子设计自动化（EDA）工具适配传统平面芯片设计，全尺寸逻辑折叠技术需要全新工具链；晶圆间工艺偏差问题。逻辑折叠技术采用多晶圆堆叠键合，不同批次、甚至不同工艺节点的晶圆存在阈值电压、驱动电流、互连RC参数偏差，且偏差幅度远大于单晶圆内部误差，对时钟分布、保持时间裕度影响显著；能耗约束问题。τ缩放是时间维度优化准则，并非能耗约束准则。芯片速度提升10倍的同时，功耗可能同步提升10倍，超出电网供电承载上限，因此τ缩放必须配套能耗优化体系。但未来如果“时间缩微”路线能够被持续验证，那么行业对于先进工艺节点的依赖程度，可能会有所下降。芯片企业的竞争重点，也可能从单纯追求最先进制程，逐渐转向“成熟工艺+系统级创新”的综合能力竞争。对于中国半导体产业而言，“韬（τ）定律”的意义或许并不仅仅是一项具体技术。它是在先进制程受限背景下，中国企业对“后摩尔时代”提出的一种新探索路径。就像何庭波在论文中写道：“相较于产品迭代，τ缩放的核心价值在于方法论革新。”“韬（τ）定律”有何影响？行业独家解读原创宋薇萍上海证券报2026年5月25日19:12上海665人5月25日在上海举行的2026国际电路与系统研讨会（ISCAS）上，华为公司董事、半导体业务部总裁何庭波发表题为《半导体新路径探索与实践》的主旨演讲，正式发布“韬（τ）定律”。

其核心主张是：以“时间缩微”替代“几何缩微”，通过逻辑折叠（LogicFolding）等技术构建器件、电路、芯片、系统四层级协同优化体系。目标是：到2031年，基于该定律的高端芯片晶体管密度达到等效1.4纳米制程水平。据悉，华为过去六年已基于该技术路径量产381款芯片。今年秋季，华为将发布完整搭载逻辑折叠技术的新一代麒麟手机芯片。一石激起千层浪。多位受访的行业人士对上海证券报记者表示，“韬定律”构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系。初步看，这将强化体系化的能力，而不单是芯片的能力。“韬定律”到底是什么，将如何影响现有的半导体产业格局？让我们来听一听原商汤智能产业研究院创始院长、快思慢想研究院院长田丰，上海财经大学特聘教授、专事智能科技产业和智能经济研究的胡延平的解读。上海证券报：您怎么理解“韬定律”，它在哪些领域实现了新突破？田丰：华为经过六年量产验证重新定义了半导体性能演进坐标系——将优化目标从晶体管物理尺寸切换至信号传播时间常数τ，并跑通了从理论到381款量产芯片的完整闭环。由此来看，“韬定律”具有以下亮点：第一，优化变量的替换，本质是工程范式转移。传统摩尔定律的优化变量是几何尺寸L（晶体管栅极长度）。缩小L，晶体管开关速度提升，单位面积密度提高，功耗下降——这是一个单变量驱动多收益的“黄金方程”，在5纳米以上节点成立。“韬定律”将优化变量切换为时间常数τ（RC延迟，即电阻×电容的乘积）。这个替换的工程意义在于：影响τ的变量远多于几何尺寸，包括互连线电阻、寄生电容、布线拓扑、逻辑折叠层数、系统互联协议等。优化维度从一维扩展至多维。RC延迟是半导体物理的常见现象，英特尔、台积电、三星的先进封装路线同样在压缩互连RC延迟。“韬定律”的原创性，在于将这一物理目标系统化为一套覆盖器件到系统的四层级方法论，并以“定律”的形式公开对外发表，且有381款量产芯片的工程实践。第二，逻辑折叠的技术定位——是3D堆叠在逻辑芯片层面的工程落地，而非全新物理原理。“逻辑折叠”的核心操作是将传统平面布局的逻辑电路层从单层折叠为双层乃至多层，缩短关键路径的物理走线长度，降低信号传播的RC负载，实现晶体管等效密度提升。这与半导体行业已有的技术方向并不陌生：台积电的SoIC、英特尔的Foveros、三星的X-Cube都是在走3D堆叠路线。CFET（互补场效应晶体管，将N型与P型晶体管垂直堆叠）是台积电A10节点计划引入的架构，也是“逻辑折叠”在器件层的极致形态。我认为，“韬定律”的独立贡献，在于将折叠思路从封装层下沉到电路布局层，并将其与器件优化、全栈软硬协同、系统互联总线形成四层级协同，而非仅仅是封装工程。这是在不依赖最先进光刻制程的前提下，通过设计维度的复杂度换取性能密度的工程路径。在技术成熟度上，“逻辑折叠”已在麒麟芯片中完成首次完整商用。上海证券报：对半导体行业来说，“韬定律”会带来什么影响？田丰：在国际GPU芯片产业现有格局下，这是中国半导体产业找到的一条充分发挥自身禀赋优势的替代演进路径，其最深远的影响，是将推动全球半导体竞争从单一制程节点赛道扩展为“制程+架构+系统协同”的多维竞争格局，并为国产半导体供应链在先进封装、EDA工具、高速互联等方向提供确定性需求牵引。我认为，“韬定律”的影响有三：第一，“韬定律”重新定义了中国半导体的竞争赛道，将“追赶”问题转化为“另辟路径”问题。在传统摩尔定律框架下，中国半导体产业的处境是单维落后：台积电量产2纳米，华为可获得的最先进制程约为中芯国际7纳米级，差距以“2代”计。“韬定律”的战略价值，在于它将竞争坐标系从“谁的制程更先进”切换至“谁的系统性能更优”。这一切换的可信度来自两点：其一，6年381款量产芯片是可核实的工程证明，不是实验室数据；其二，“逻辑折叠”所依赖的核心要素（EDA工具、电路设计能力、先进封装）中，有相当部分是中国已有或可自研的能力。在AI系统中，硬件效率的提升，有时比模型本身的创新更能决定实用边界。这一逻辑同样适用于芯片设计：当制程路径受阻，设计效率的提升可以部分弥补工艺代差。“韬定律”正是在这个逻辑下成立的。但另一方面，我们也要客观认识到：这条路径能够缩小但难以彻底消除制程代差的影响。在对制程高度敏感的场景（如超大规模AI训练芯片），物理晶体管密度的绝对值仍然决定算力天花板，设计层面的优化有其物理上限。第二，“韬定律”将成为我国国产半导体供应链中先进封装与系统互联方向的需求放大器。我认为，韬定律的四层级协同体系，对产业链的需求结构有直接影响：逻辑折叠要求芯片内部实现层间连接，这对晶圆级先进封装（混合键合、硅通孔TSV、背面互联）的精度和良率提出更高要求。灵衢总线作为华为自研系统互联协议，代表着对高速、低延迟片间互联的系统性需求，与CPO（共封装光学）、硅光互联的产业化方向高度重合。全栈软硬协同设计意味着EDA工具链需要支持跨层级的协同优化，这是华为当前仍高度依赖外部工具（受出口管制影响）的薄弱环节，同时也是国产EDA（如华大九天）的潜在需求牵引。2025年，全球先进封装市场规模约531亿美元，预计2030年达794亿美元，2.5D/3D封装年复合增长率高达37%。“韬定律”在华为内部的持续推进，将为国内封装产业（长电科技、通富微电等）提供稳定的高端需求锚点，而非仅依赖外部市场波动。第三，韬定律对全球半导体竞争格局的长期影响——摩尔定律之后，“定律”本身正在成为竞争工具。摩尔定律的历史作用，不仅是描述晶体管密度的增长曲线，更是协调全球半导体产业链共同投资、共同排期的隐性契约。所有人按同一张时间表押注，降低了协调成本。当华为在IEEE平台上发布“韬定律”，这一举动的信号意义超出技术本身：这是在学术和产业两个层面同时宣告——中国半导体产业有能力提出自己的演进坐标系，并在其上组织庞大产业资源。科学进步的真正跃迁发生在“重新定义问题”的时刻，而非在既有框架内的线性推进。“韬定律”的发布，是否构成半导体领域“重新定义问题”的时刻，现在判断为时尚早——因为它的技术主张需要到2031年才有完整验证。但它确立了一个参照点：全球半导体性能演进的叙事框架，将从台积电/英特尔/三星三方定义，演变为四方乃至多方并存的状态。在2031年目标实现之前，“韬定律”已经在今天产生了真实的战略价值——它为华为的芯片研发提供了内部一致的技术路线图，为国内半导体供应链提供了可预期的需求方向，并在国际学术平台上建立了中国半导体产业的技术叙事主权。这三点，已足够重要。上海证券报：韬定律会真的成为半导体领域的新定律吗？胡延平：“韬定律”实际上约等于解锁了华为式的芯片计算时空观，以自由逻辑变原理、以物理优化缩常数、以逻辑折叠增密度、以全栈协同提效率、以系统重构降时延；这是一种不同于过往制程精度、DUV多次曝光、良率等视角的新体系，具有多维技术融合演进的新特征，且不完全只是做加法、做优化。业界可能不仅要看逻辑折叠，更要看自由逻辑设计理念究竟是什么。“韬定律”所提出的以“时间缩微”替代“几何缩微”，以系统性降低时间常数“韬（τ）”为目标，通过逻辑折叠等创新技术持续压缩信号传播时延，提升晶体管密度，实现半导体、计算系统的持续演进。近在眼前，C端用户的一件身边事是：性能会有明显提升的秋季面市的“麒麟2026”，预计会搭载在Mate90系列手机上，也就是此前我在分析鸿蒙生态时曾经提到过的9040。这次何庭波证实9040将会是性能大增的换代版本，是逻辑折叠技术的首次成功实施。“麒麟2026”就是基于自由逻辑设计理念，由单层扩展至双层，实现晶体管密度等指标的大幅提升。单代从155提升至238百万晶体管/平方毫米，等效超越传统几何缩放3年的迭代进度。也就是说“韬定律”不仅在说，而且已经在做了，华为过去六年已设计并量产了381款芯片。“韬定律”实质上是一套贯穿器件、电路、芯片、系统的全栈协同优化体系。这套体系既用在手机上，也体现在算力卡、算力集群、算力网等AI算力基础设施上。秋季晚些时候除了“麒麟2026”，可能面市的还包括950DT。回到“韬定律”，是定律就必须可预期、可验证甚至可计算。从这些角度看“韬定律”尽管已经有数学测算，目前还不是严格意义上的半导体领域的发展定律，只是根据实践提炼出来的测算理论，以及对未来的系统判断和发展预期，和摩尔定律短时间内也无法相提并论。但是从制程延缓、计算架构在变、新的计算系统时空观正在形成等角度来看，“韬定律”成为定律也不是一点可能都没有。AI算力需求持续井喷当前，对计算的需求不仅仅在于提高晶体管密度、提升能效比，还包括必须面向SICAS未来架构的加速演进。在此意义上半导体产业的确处在发展历程的重要拐点，这个拐点必须有人发出拐弯信号，有企业做出拐弯动作，走出冯·诺伊曼架构、三进制、类脑计算、光计算、量子计算等不同方向业界都在向前走。包括华为在内的企业，不会停留在路径依赖里。“韬定律”因此可以既是一次理论创新，也是一次实践拓新。路走着走着，就逐步走远，走出过往熟悉的半导体产业地带了。从跟随者到创新者，观念转变往往滞后于心态转变。对中国企业敢于有“新提法”的勇气，还是要多鼓励，更何况“韬定律”已经不只是一种理论了。作者：宋薇萍韬还是套？原创冷眼局中人冷眼局中人2026年5月26日07:55江苏436人一、市场进一步极端化这几天确实挺难受的，虽然手里第一大持仓的创业板ETF稳如狗。但其他非科技持仓，不是今天这个被锤一下，就是明天那个被砸个坑。而且我手上还不是传统的消费这种老登股，不知道一直拿着消费的是不是心态已经彻底崩了。市场的流动性都快被科创和光的大家伙们吸干了，前30成交额的只有4个下跌。但全场3300家下跌，中位数也是下跌。行业层面：六大行业吸走63%的成交近五个交易日，电子、电力设备、通信、机械设备、有色金属、计算机六大行业合计成交10万多亿元，占全市场成交额的63.28%；而美容护理、综合、社会服务、钢铁、煤炭、纺织服装六个行业合计占比仅为2.4%。A股成交额排名前5%的个股（约270只）合计成交额占全市场比重已达46.53%。这意味着全市场超过5400只个股中，仅前5%的"头部科技龙头"就吸走了近一半的资金。历史上该指标超过45%仅出现过5次，每次均伴随市场巨大反转或风格切换。更关键的是，20日移动平均已升至45.08%，这是本轮行情以来首次突破45%阈值，标志着成交集中度已从"短期脉冲"演变为"系统性结构恶化"。二、当市场开始讲一个教科书上没有的新逻辑

周一市场又在疯狂传一个新定律，据说牛逼到可以替代摩尔定律了。就是名字发音不太吉利，也不知道韬最后会不会成为巨套。最近的行情其实倒是似曾相识，有点像15年5月的感觉，又有点21年初的感觉。行情发展到这种时候，按照燕翔老师《追寻价值之路》里的说法，会出现两种情况：1、用长期逻辑解释短期波动，开始画各种大饼因为任何短期逻辑都已经不够用了，只能把几年后甚至几十年后的东西拿出来吹。上一次我记得吹的是2050年宁德的业绩。2、制造一种前所未有的新理论，来给上涨寻找合理性比如2000年纳斯达克和2015年A股给予新经济高估值，但是历史上从来没有任何理论说过新经济就应该给高估值。当然并不是只有科技类新经济有过高估值，在2021年初消费股泡沫接近尾声时也出现过一个全新的理论“永动机逻辑”。这在当时是一个极其牛逼的逻辑，具体是指“全球永续低利率+消费股龙头永续稳定增长”的远期预期。因此当时茅台给到了恐怖的60多倍PE，超过了历史上牛市平均最高30PE的两倍。结果转眼美联储就开始疯狂加息，所谓永续低利率的逻辑用一种荒诞的形式被迅速证伪，后来的事大家应该就都很熟悉了。当然行情越是接近顶部，这时候越不要试图去和大众说理。这时候Bruce唯一要做的就是默默打开期权账户，一天几十倍的机遇估计又不远了。我已经有一段时间没有玩期权了，这种情况下逆势空期指是不可取的，咱们后面几周用资金表达态度吧（提示所有韭菜，你们就别玩期权了，期权和股票不是一个玩法，不作不死）。三、狗屁不通的套理论1.制造能耗与全生命周期成本被系统性忽略

这个理论只强调了运行态的能效提升（LogicFolding能效+41%），但完全回避了制造态的能耗激增：

3D堆叠的制造能耗：TSV（硅通孔）刻蚀、晶圆减薄、多层键合对准等工序，比传统平面流片增加了大量工艺步骤。每一层额外的光刻、刻蚀、沉积都在消耗电力和超纯水。

光互联的制造代价：把电信号转为光信号需要激光器、调制器、波导等光子器件，这些III-V族材料（如InP、GaAs）的晶圆制造能耗远高于标准CMOS硅片，且与硅基