数字电子技术期末复习完全手册（直接使用版+高频考题真题）

数字电子技术·期末复习完全手册（直接使用版）第一部分：考试题型与分值分布（通用）题型题量分值主要考查范围策略选择题10-15题20-30分基本概念、数制转换、器件功能牢记定义和逻辑功能填空题5-10题10-15分逻辑函数、触发器特性方程、波形参数背诵关键公式和符号判断题5-10题10-15分概念辨析、电路工作状态判断注意特殊情况和例外化简与变换题1-2题10-15分逻辑函数化简（公式法/卡诺图法）按步骤规范作答分析设计题2-4题30-45分组合逻辑电路分析设计、时序电路分析步骤完整，逻辑清晰第二部分：数制与编码速查2.1常用数制进制基数数字符号下标表示举例十进制(D)100~9(255)₁₀或255D255二进制(B)20,1(11111111)₂或11111111B11111111八进制(O)80~7(377)₈或377O377十六进制(H)1609,AF(FF)₁₆或FFHFF2.2数制转换转换方向方法示例十进制→二进制除2取余，倒序排列25÷2→余数倒序=11001B十进制→十六进制除16取余，倒序排列255÷16→余数倒序=FFH二进制→十进制按权展开求和1101B=1×2³+1×2²+0×2¹+1×2⁰=13D二进制→十六进制4位二进制对应1位十六进制10101111B=AFH十六进制→二进制1位十六进制展开为4位二进制3EH=00111110B常用二进制-十进制-十六进制对照表十进制二进制十六进制十进制二进制十六进制000000810008100011910019200102101010A300113111011B401004121100C501015131101D601106141110E701117151111F2.3常用编码8421BCD码：用4位二进制数表示1位十进制数09（1015为无效码）。十进制BCD码十进制BCD码00000501011000160110200107011130011810004010091001余3码：8421码+0011；2421码：权值依次为2,4,2,1。格雷码（循环码）：相邻两个代码只有一位不同，可靠性高，用于编码器、卡诺图。十进制二进制格雷码十进制二进制格雷码000000000810001100100010001910011101200100011101010111130011001011101111104010001101211001010501010111131101101160110010114111010017011101001511111000ASCII码：7位二进制表示128个字符（数字、字母、符号），常用在计算机中。'0''9'对应30H39H，'A''Z'对应41H5AH，'a''z'对应61H7AH。第三部分：逻辑代数基础速查3.1三种基本逻辑运算运算表达式逻辑符号真值表特征口诀与(AND)Y=A·B=AB半椭圆输出全1出1有0出0或(OR)Y=A+B月牙形输出有1出1全0出0非(NOT)Y=Ā三角+小圈取反3.2常用复合逻辑运算运算表达式符号特征口诀与非(NAND)Y=AB取非与门+小圈全1出0，有0出1或非(NOR)Y=A+B取非或门+小圈全0出1，有1出0异或(XOR)Y=A⊕B=ĀB+AB̄标有=1不同出1，相同出0同或(XNOR)Y=A⊙B=AB+ĀB̄异或+小圈相同出1，不同出0异或与同或互为反函数：A⊕B取非=A⊙B3.3基本定律与恒等式定律名称公式口诀/说明0-1律A·0=0

A+1=1与0出0；或1出1自等律A·1=A

A+0=A与1不变；或0不变重叠律A·A=A

A+A=A相同变量相与/或，结果不变互补律A·Ā=0

A+Ā=1原变量和反变量：与必0，或必1交换律A·B=B·A

A+B=B+A交换位置，结果不变结合律A·(B·C)=(A·B)·C

A+(B+C)=(A+B)+C先后顺序，结果不变分配律A·(B+C)=AB+AC

A+BC=(A+B)(A+C)特别注意第二个公式（加对乘的分配），普通代数不成立吸收律1A+AB=AA吸收了AB吸收律2A+ĀB=A+B反变量Ā被消去吸收律3

（冗余项定理）AB+ĀC+BC=AB+ĀCBC是冗余项，可以去掉摩根定理(A·B)'=A'+B'

(A+B)'=A'·B'口诀：

与变或，或变与，长杠变短杠，短杠变长杠公式记忆核心点：吸收律2（A+ĀB=A+B）最容易出错，记住反变量Ā在“与”项里被吸收了。冗余项定理在做卡诺图化简前很有用，可以直接消去多余的交叉项BC。摩根定理是求反函数、变换与非-与非式的关键工具。3.4逻辑函数的最小项概念说明最小项n个变量的逻辑乘，每个变量以原变量或反变量形式出现一次且仅一次最小项编号m_ii是使最小项为1的变量取值对应的十进制数最小项性质任意两个不同最小项之积为0；全部最小项之和为1标准与或式函数写成最小项之和的形式3.5逻辑函数的化简公式法化简：运用基本公式和常用恒等式化简。卡诺图法化简（最常用、最高效）卡诺图的特点：几何相邻→逻辑相邻（只有一个变量不同）。化简步骤画出n变量卡诺图（n≤4用方格图，n>4可用列表法）将函数的最小项填入对应方格（填1）圈出所有1方格（圈尽可能大，圈的个数尽可能少）每个圈写一个乘积项（消去变化的变量，保留不变的变量）将所有乘积项相加3变量卡诺图BC

A00011110

0m0m1m3m2

1m4m5m7m64变量卡诺图CD

AB00011110

00m0m1m3m2

01m4m5m7m6

11m12m13m15m14

10m8m9m11m10卡诺图化简圈的规则圈中1的个数必须为2^n个（1,2,4,8,16...）圈必须为矩形（含正方形）圈可以重叠（同一个1可以被多个圈包含）圈应覆盖所有1卡诺图上下边缘、左右边缘是相邻的具有无关项的逻辑函数化简：无关项（约束项/任意项）在卡诺图中用“×”表示，可以当作1或0来用，以便得到更简单的表达式。第四部分：门电路速查4.1TTL门电路系列功耗速度电源电压特点74标准系列10mW/门10ns5V±5%基本型74LS（低功耗肖特基）2mW/门9.5ns5V±5%应用最广74AS（先进肖特基）8mW/门1.5ns5V±5%高速74ALS（先进低功耗肖特基）1mW/门4ns5V±5%低功耗高速TTL电路的基本特点输入端悬空等效为高电平（但实际使用中不推荐悬空，易受干扰）输出端不能直接接电源或地（OC门除外）高电平≥2.4V，低电平≤0.4V扇出系数N_O：能驱动同类门的最大数目集电极开路门（OC门）：输出端可直接接在一起，实现“线与”逻辑。使用时输出端必须外接上拉电阻。三态门（TS门）：有使能端EN。EN有效→正常输出0或1；EN无效→高阻态Z（相当于断开）。用于总线传输。4.2CMOS门电路系列电源电压特点4000系列3~18V宽电压，速度较慢74HC系列2~6V高速CMOS74HCT系列5V与TTL电平兼容CMOS电路的特点功耗极低（静态功耗≈0）输入阻抗极高（输入端不能悬空，不用的输入端必须接V_DD或GND）电源电压范围宽抗干扰能力强TTL与CMOS接口：TTL输出高电平≥2.4V，CMOS需要≥3.5V（5V供电时），直接连接可能不可靠。解决方法：TTL输出端加10kΩ上拉电阻到5V，或使用HCT系列。第五部分：组合逻辑电路速查5.1组合逻辑电路的分析步骤由逻辑图写出各输出端的逻辑表达式化简表达式列出真值表根据真值表确定逻辑功能5.2组合逻辑电路的设计步骤分析设计要求，确定输入/输出变量及其逻辑状态含义根据功能要求列出真值表由真值表写出逻辑表达式并化简画出逻辑电路图设计原则：在满足功能前提下，尽量简化电路，减少门数和级数。5.3常用中规模集成组合逻辑器件编码器器件功能特点74LS1488线-3线优先编码器输入I₀~I₇，输出Y₂Y₁Y₀；I₇优先级最高；低电平有效；有使能端和扩展端74LS14710线-4线优先编码器编码0~9（BCD码输出）译码器器件功能特点74LS1383线-8线译码器3位二进制输入，8个输出端，低电平有效；有3个使能端，可扩展74LS424线-10线译码器BCD码译码，伪码时全高74LS48/247BCD-七段显示译码器驱动共阴极/共阳极数码管74LS138用作函数发生器：3个输入端对应变量A,B,C；8个输出端对应8个最小项取非。要实现某逻辑函数，只要将对应最小项的输出端用与非门汇总即可。数据选择器（MUX）器件功能用途74LS1518选1数据选择器有使能端，输出Y和Ȳ74LS153双4选1数据选择器两个独立的4选1数据选择器实现逻辑函数：将变量接到地址输入端，数据输入端按函数真值表接0或1。加法器器件功能74LS2834位二进制超前进位全加器74LS854位数值比较器5.4组合逻辑电路中的竞争与冒险概念说明竞争信号经不同路径到达同一点有时差的现象冒险竞争可能使输出产生不应有的尖峰脉冲（毛刺）0型冒险（偏0冒险）输出应为0，出现正尖峰脉冲1型冒险（偏1冒险）输出应为1，出现负尖峰脉冲消除方法引入封锁脉冲、引入选通脉冲、加滤波电容、修改逻辑设计（增加冗余项）第六部分：触发器速查6.1触发器的基本概念概念说明触发器具有记忆功能的二进制存储单元，能存储1位二进制信息现态Q^n触发器接收信号前的状态次态Q^(n+1)触发器接收信号后的状态特性方程描述次态与输入及现态关系的逻辑方程触发方式电平触发、边沿触发（上升沿↑/下降沿↓）6.2各类触发器基本RS触发器输入功能约束S_D(置位端)直接置1低电平有效R_D(复位端)直接置0低电平有效S_D=R_D=0不允许（Q=Q̄=1，不是正常状态）违反约束同步RS触发器（带CP）CP=1时接收信号。SRQ^(n+1)说明00Q^n保持010置0（复位）101置1（置位）11禁止约束条件SR=0JK触发器JKQ^(n+1)功能00Q^n保持010置0101置111Q̄^n翻转（计数）特性方程：Q^(n+1)=JQ̄^n+K̄Q^nD触发器DQ^(n+1)功能00置011置1特性方程：Q^(n+1)=DT触发器TQ^(n+1)功能0Q^n保持1Q̄^n翻转特性方程：Q^(n+1)=T⊕Q^nT'触发器：T=1时的T触发器，每来一个CP翻转一次。Q(n+1)=Q̄n。常用于计数器。6.3触发器的触发方式与动作特点触发方式特点符号特征电平触发（高/低电平）CP为有效电平期间接收信号无动态符号边沿触发（上升沿↑/下降沿↓）仅在CP边沿瞬间接收信号框内有“∧”或“>”，加小圈为下降沿主从触发上升沿主触发器接收，下降沿从触发器输出符号有“¬”标记异步置位端S_D和异步复位端R_D：不受CP控制，优先级高于同步输入端。常用于上电初始化。边沿触发器与电平触发器的区别：边沿触发器只在CP边沿瞬间改变状态，抗干扰能力强；电平触发器在CP有效期间都可能改变状态，易受干扰。第七部分：时序逻辑电路速查7.1时序逻辑电路的基本概念概念说明时序逻辑电路任一时刻的输出不仅取决于当时的输入，还取决于电路原来的状态组合逻辑电路vs时序逻辑电路组合电路无记忆功能，时序电路有记忆功能（含触发器）同步时序电路所有触发器的CP端接同一个时钟信号，同时翻转异步时序电路各触发器CP信号不同，触发器逐级翻转时序电路的一般结构：组合逻辑电路+存储电路（触发器）+反馈通路。时序逻辑电路的描述方法：逻辑方程组（驱动方程、状态方程、输出方程）、状态转换表、状态转换图、时序波形图。7.2时序逻辑电路的分析步骤（同步时序电路）写出各触发器的驱动方程（输入端的逻辑表达式）将驱动方程代入触发器特性方程，求出状态方程（次态Q^(n+1)的表达式）写出输出方程（输出变量的逻辑表达式）列出状态转换表或画出状态转换图分析逻辑功能（几进制计数器、分频器、序列产生器等）7.3常用中规模集成时序逻辑器件寄存器器件功能特点74LS373/3748位锁存器/寄存器三态输出74LS1944位双向移位寄存器可左移、右移、并行置数、保持移位寄存器的应用：串行-并行转换、并行-串行转换、循环移位、序列信号产生。计数器二进制计数器器件功能特点74LS1614位同步二进制加法计数器异步清零，同步预置74LS1634位同步二进制加法计数器同步清零，同步预置74LS1934位同步二进制可逆计数器可加可减，双时钟输入十进制计数器器件功能74LS160同步十进制加法计数器74LS192同步十进制可逆计数器74LS290异步二-五-十进制计数器用集成计数器实现任意N进制计数器方法原理适用反馈清零法当计数到N时产生清零信号，计数器回到0状态有异步清零端（74LS161）反馈置数法当计数到某值时产生置数信号，置入初始值有预置数端级联扩展多片级联增大计数范围扩展模数异步清零与同步清零的区别异步清零：清零信号有效时立即清零，不需等CP。用74LS161实现N进制计数器时，清零信号由状态N产生（短暂毛刺即可清零）。同步清零：清零信号有效后，需等下一个CP到来才清零。状态N-1产生清零信号。7.4脉冲波形的产生与整形555定时器工作模式电路特征功能施密特触发器2脚6脚相连作输入波形整形，抗干扰单稳态触发器电阻R+电容C产生固定宽度的脉冲多谐振荡器两个电阻R₁,R₂+电容C产生连续矩形波555定时器内部结构：3个5kΩ电阻分压→两个比较器→RS触发器→输出级+放电管。多谐振荡器参数参数公式充电时间t_pHt_pH≈0.693(R₁+R₂)C放电时间t_pLt_pL≈0.693R₂C振荡周期TT=t_pH+t_pL≈0.693(R₁+2R₂)C振荡频率ff=1/T≈1.44/[(R₁+2R₂)C]占空比qq=t_pH/T=(R₁+R₂)/(R₁+2R₂)>50%第八部分：半导体存储器速查类型特点应用ROM（只读存储器）数据出厂时写入，断电不丢失固化程序PROM用户可一次编程小批量EPROM紫外线擦除，可重写开发调试EEPROM(E²PROM)电擦除，可重写常用FlashMemory电擦除，速度快，容量大U盘、固态硬盘RAM（随机存取存储器）可读可写，断电丢失运行内存SRAM（静态RAM）用触发器存储，速度快，功耗大高速缓存DRAM（动态RAM）用电容存储，需刷新，容量大主内存存储容量=字数×位宽（如1K×4=4096位）第九部分：数模与模数转换速查9.1D/A转换器（DAC）主要技术指标指标含义分辨率最小输出电压与满量程输出电压之比=1/(2^n-1)转换精度实际输出与理论输出的偏差建立时间从数字量输入到输出稳定在误差带内所需时间常用DAC类型：权电阻网络、R-2R倒T形网络（最常用）。9.2A/D转换器（ADC）工作过程：采样→保持→量化→编码采样定理（奈奎斯特定理）：采样频率f_s≥2f_max（输入信号最高频率），否则发生频谱混叠。常用ADC类型类型速度精度特点逐次逼近型中速较高应用最广泛双积分型慢高抗干扰能力强并行比较型（闪速型）极快一般成本高Σ-Δ型慢极高音频、精密测量主要技术指标指标含义分辨率输出数字量最低位(LSB)变化对应的输入模拟量变化转换时间完成一次A/D转换所需时间转换精度实际转换曲线与理想曲线的偏差第十部分：高频分析设计题完整步骤模板题型一：组合逻辑电路分析例题：分析下图组合逻辑电路的功能。

步骤1：写出输出逻辑表达式。

Y₁=A⊕B

Y₂=(A⊕B)·C

Y=Y₁⊕Y₂=(A⊕B)⊕[(A⊕B)·C]

步骤2：化简（可列真值表）。

ABC|A⊕B|Y₂|Y

000|0|0|0

001|0|0|0

010|1|0|1

011|1|1|0

100|1|0|1

101|1|1|0

110|0|0|0

111|0|0|0

步骤3：由真值表看出，Y=1仅当A,B,C中有奇数个1时。

该电路为3变量奇偶校验电路（奇校验器）。

答：该电路为奇校验器，当输入1的个数为奇数时输出1。题型二：卡诺图化简逻辑函数例题：用卡诺图化简逻辑函数

Y(A,B,C,D)=Σm(0,2,5,7,8,10,13,15)+Σd(1,3,11,12)

解：画4变量卡诺图，填入最小项和无关项。

CD

AB00011110

0011×1×1

010110

110×110

101001

圈1（含利用×）：

圈1：m0,m2,m8,m10→B̄D̄

圈2：m5,m7,m13,m15→BD

圈3：m2,m3,m10,m11（利用×）→B̄C

Y=B̄D̄+BD+B̄C

验证（可选）：检查所有1是否被覆盖。

答：Y=B̄D̄+BD+B̄C。题型三：组合逻辑电路设计例题：设计一个3人表决电路，2人或以上同意则通过(Y=1)。

解：

步骤1：设A,B,C为三位表决人（1同意，0反对），Y为输出。

步骤2：列真值表。

ABC|Y

000|0

001|0

010|0

011|1

100|0

101|1

110|1

111|1

步骤3：写出最小项表达式。

Y=Σm(3,5,6,7)

步骤4：用卡诺图化简。

BC

A00011110

00010

10111

圈1：m3,m7→BC

圈2：m5,m7→AC

圈3：m6,m7→AB

Y=AB+AC+BC

步骤5：画逻辑电路图（用3个2输入与门+1个3输入或门）。

答：Y=AB+AC+BC。题型四：同步时序电路分析例题：分析下图同步时序电路（JK触发器）。

已知：J₁=Q̄₀,K₁=1；J₀=Q₁,K₀=Q̄₁。

解：

步骤1：写出驱动方程。

J₁=Q̄₀,K₁=1；J₀=Q₁,K₀=Q̄₁

步骤2：代入JK特性方程Q^(n+1)=JQ̄+K̄Q。

Q₁^(n+1)=Q̄₀·Q̄₁+0·Q₁=Q̄₀Q̄₁

Q₀^(n+1)=Q₁·Q̄₀+Q₁·Q₀=Q₁

步骤3：列出状态转换表。

Q₁Q₀|Q₁^(n+1)Q₀^(n+1)

00|10

01|00

10|01

11|00

步骤4：状态转换图。

00→10→01→00（有效循环）

11→00（偏离状态能自启动）

步骤5：该电路为同步三进制计数器（模3计数器）。

答：该电路为具有自启动能力的同步三进制加法计数器。题型五：用74LS161实现N进制计数器例题：用74LS161（异步清零，同步预置）实现十进制计数器（模10）。

解：

74LS161为4位二进制计数器，模16。

方案一：反馈清零法。

计数状态：0000→0001→0010→...→1001(9)→1010(10)瞬间清零→0000

用与非门检测状态1010(Q₃Q₂Q₁Q₀=1010)，

即当Q₃=1,Q₂=0,Q₁=1,Q₀=0时产生清零信号。

连接：Q₃和Q₁接与非门输入，与非门输出接CR̄（清零端）。

方案二：反馈置数法。

预置数端D₃D₂D₁D₀接0000。

从0000计数到1001(9)，当计数到1001时产生置数信号，

下一个CP将0000置入。

连接：Q₃和Q₀接与非门，与非门输出接LD̄（置数端）。

答：（画出电路连接图）采用反馈清零法，状态1010时清零，实现模10计数。题型六：555多谐振荡器参数计算例题：555多谐振荡器，R₁=10kΩ，R₂=20kΩ，C=0.01μF。

求振荡频率f和占空比q。

解：

t_pH=0.693(R₁+R₂)C=0.693×(10+20)×10³×0.01×10⁻⁶

=0.693×30×10³×10⁻⁸=0.208ms

t_pL=0.693R₂C=0.693×20×10³×0.01×10⁻⁶

=0.693×20×10³×10⁻⁸=0.139ms

T=t_pH+t_pL=0.208+0.139=0.347ms

f=1/T=1/0.347×10⁻³≈2882Hz≈2.88kHz

q=t_pH/T=0.208/0.347≈0.60=60%

答：f≈2.88kHz，q≈60%。第十一部分：高频练习题（附带最终答案）序号题目答案1将(25)₁₀转换为二进制11001B2将(10101101)₂转换为十六进制ADH3将(3E)₁₆转换为十进制624用公式法化简Y=AB+ĀC+BCY=AB+ĀC5用摩根定理化简Y=(A+B)(A+C)取非Y=ĀB̄+ĀC̄63变量卡诺图化简Y=Σm(0,1,2,3,6)Y=Ā+BC̄74变量卡诺图化简Y=Σm(0,2,5,7,8,10,13,15)Y=BD+B̄D̄8JK触发器，J=1,K=0，Qn=0，求Q(n+1)Q^(n+1)=19D触发器，D=1，求Q^(n+1)Q^(n+1)=110T触发器，T=1，Qn=0，求Q(n+1)Q^(n+1)=11174LS138使能端E₁=0，E₂A=0，E₂B=0，A₂A₁A₀=011，哪个输出有效Ȳ₃=012555多谐振荡器R₁=10kΩ，R₂=10kΩ，C=1μF，求TT≈20.8ms13555单稳态触发器R=10kΩ，C=100μF，求脉冲宽度t_wt_w≈0.693s148位DAC，满量程输出5V，求分辨率(电压值)≈19.6mV(5/255)15采样定理：信号最高频率10kHz，采样频率至少多少≥20kHz16用74LS161反馈清零法实现模12计数器，检测哪个状态1100(12)17同步时序电路，现态Q₁Q₀=10，状态方程Q₁(n+1)=Q₀，Q₀(n+1)=Q̄₁，求次态Q₁(n+1)Q₀(n+1)=01184变量卡诺图化简Y=Σm(1,3,5,7,9,11,13,15)Y=D19函数Y=AB+ĀC的与非-与非表达式Y=(AB取非·ĀC取非)取非2074LS161级联：两片最多构成多少进制计数器16×16=256进制21十进制数100对应的8421BCD码00010000000022数据选择器74LS151有几个地址输入端3个(2³=8选1)23组合逻辑电路中产生冒险的原因竞争（信号时差）24同步时序电路中所有触发器的CP接同一时钟信号25下降沿触发的JK触发器，CP下降沿到来前J=K=1，Q^n=0，求下降沿后QQ^(n+1)=1第十二部分：高频选择题题库（50题）模块一：数制与编码题号题目选项A选项B选项C选项D答案1二进制数10110对应的十进制数是20222426B2十六进制数2A对应的十进制数是40423252B3十进制数15的8421BCD码为1111000011110001010100010000C4格雷码1010对应的二进制码是1100101011111001A58421BCD码01101000表示的十进制数是6810401101000无效A模块二：逻辑代数题号题目选项A选项B选项C选项D答案6与逻辑的口诀是有0出0全1出1A和B都正确以上都不对C7表达式A+AB的化简结果是ABABA+BA8摩根定理(A+B)取非等于Ā+B̄ĀB̄ABA+BB94变量卡诺图共有多少个最小项8121632C10异或门输出为1的条件是输入相同输入不同输入全1输入全0B11函数Y=AB+ĀC+BC的冗余项是ABĀCBC无C12三态门的第三个状态是低电平高电平高阻态不确定C模块三：门电路题号题目选项A选项B选项C选项D答案13TTL逻辑电路的电源电压一般为3V5V12V1.5VB14CMOS电路不用的输入端应该悬空接V_DD或GND接信号源短接B15OC门（集电极开路门）输出端需接下拉电阻上拉电阻直接接电源直接接地B16三态门可用于提高速度降低功耗总线传输增加负载C17以下哪种电路功耗最低TTLECLCMOSHTLC18多个TTL与非门的输出端能否直接接在一起可以不可以加电阻可以部分可以B模块四：组合逻辑电路题号题目选项A选项B选项C选项D答案1974LS138是哪种器件编码器译码器数据选择器触发器B208选1数据选择器有几位地址输入2348B2174LS283的功能是译码编码4位全加器比较器C22组合逻辑电路的特点是有记忆功能无记忆功能需要时钟含触发器B23当实现同一逻辑功能时，通常优先选择电路复杂电路简单、器件最少器件最多任意B模块五：触发器题号题目选项A选项B选项C选项D答案24能够完成“翻转”功能的触发器是RS触发器D触发器JK触发器(J=K=1)锁存器C25D触发器的特性方程是Q^(n+1)=JQ̄+K̄QQ^(n+1)=DQ^(n+1)=T⊕QQ^(n+1)=S+R̄QB26JK触发器的特性方程是Q^(n+1)=DQ^(n+1)=T⊕QQ^(n+1)=JQ̄+K̄QQ^(n+1)=S+R̄QC27触发器异步输入端的作用是接收同步信号直接置位复位计数保持B28边沿触发器的主要优点是速度快抗干扰能力强功耗低面积小B29一个触发器可以存储多少位二进制信息1位2位4位8位A模块六：时序逻辑电路题号题目选项A选项B选项C选项D答案30时序电路与组合电路的主要区别是有无输入有无输出有无记忆（触发器）门电路数量C3174LS161是译码器数据选择器4位二进制计数器寄存器C32一个4位二进制计数器最多有几个有效状态8101516D33同步计数器中所有触发器的CP端各自独立接同一时钟不需要CP接不同信号B34移位寄存器不能完成的功能是数据串并转换计数数据延迟译码D3574LS161异步清零实现模10计数，需要检测状态1001101011110000B3674LS161同步置数实现模10计数，置入0000，需检测状态1001101010000111A模块七：脉冲电路与555定时器题号题目选项A选项B选项C选项D答案37555定时器内部电阻分压器的三个电阻阻值是1kΩ5kΩ10kΩ100kΩB38555构成的多谐振荡器能产生正弦波三角波矩形波锯齿波C39555多谐振荡器占空比总是<50%=50%>50%可调C40555单稳态触发器的暂稳态维持时间取决于电源电压R和C输入信号温度B模块八：存储器与转换器题号题目选项A选项B选项C选项D答案41RAM与ROM的主要区别是容量速度RAM断电丢失数据，ROM不丢失价格C42一个1K×4的存储器，其地址线有4条8条10条12条C43ADC的四个步骤顺序是采样→量化→保持→编码采样→保持→量化→编码保持→采样→量化→编码量化→采样→保持→编码B44采样频率至少是信号最高频率的1倍2倍5倍10倍B458位ADC能区分的电压等级数量是8128255256D46R-2R倒T形网络DAC的优点不包括电阻种类少速度快精度高不需要运放D47双积分型ADC的最大优点是速度快分辨率高抗干扰能力强功耗低C模块九：综合题号题目选项A选项B选项C选项D答案48异步计数器与同步计数器相比速度更快电路更简单不会产生毛刺功耗更低B49环形计数器的状态利用率高低100%50%B50扭环形计数器n个触发器有多少个有效状态2^nn²2nnC第十三部分：判断题速记（30题）序号题目答案1十进制数255的二进制表示为11111111B。对28421BCD码1111是有效编码。错（1111=15>9，无效）3格雷码相邻码之间只有一位不同。对4与逻辑的运算口诀是“有1出1，全0出0”。错（那是或逻辑；与逻辑全1出1）5公式A+AB=A成立。对6摩根定理中，AB取非=ĀB̄。错（=Ā+B̄）7卡诺图中几何相邻的两个最小项必定逻辑相邻。对8OC门的输出端可以直接接在一起。对（需上拉电阻）9TTL与非门不用的输入端可以悬空。对（但实际不推荐）10CMOS门电路输入端绝对不能悬空。对11三态门有0、1和高阻三种输出状态。对12组合逻辑电路具有记忆功能。错（无记忆功能）13编码和译码互为逆过程。对14RS触发器的约束条件是RS=0。对（不允许R=S=1同时有效）15JK触发器的J=K=1时，每来一个CP翻转一次。对16D触发器的输出始终等于输入D。错（仅在CP有效边沿时等于D）17异步置位/复位端受CP控制。错（不受CP控制，优先级最高）18时序逻辑电路必须包含存储电路（触发器）。对19同步计数器中所有触发器可能不是同时翻转的。错（同步计数器同时翻转）20移位寄存器可以构成计数器。对（环形计数器、扭环形计数器）21555定时器可以构成多谐振荡器。对22555单稳态电路具有一个稳态和一个暂稳态。对23RAM中的数据断电后仍然保持。错（RAM断电丢失数据）24ROM是随机存取存储器。错（只读存储器）25ADC转换过程包括采样、保持、量化、编码。对26采样频率越高，A/D转换精度一定越高。错（需满足采样定理，过高无意义）27DAC的分辨率与位数n有关，位数越多分辨率越高。对28卡诺图化简时，圈越大、圈数越多越简单。错（圈越大、圈数越少越简单）29基本RS触发器可以用两个与非门或两个或非门构成。对30电平触发的触发器比边沿触发的触发器抗干扰能力强。错（边沿触发抗干扰更强）第十四部分：填空题高频考点（直接背诵）序号题目答案1数制转换中，二进制转十六进制是__位二进制对应1位十六进制。42十进制数15对应的二进制数是__，十六进制数是__。1111、F3逻辑函数的五种常用表示方法是__、__、__、__、__。真值表、逻辑表达式、逻辑图、卡诺图、波形图4三种基本逻辑运算是__、__、__。与(AND)、或(OR)、非(NOT)5摩根定理：(A+B)取非=__，(AB)取非=__。Ā·B̄、Ā+B̄6逻辑函数Y=AB+ĀC+BC的最简式为__。Y=AB+ĀC（冗余项BC可消去）7卡诺图中，n个变量的卡诺图共有__个小方格。2^n8OC门的中文全称是__。集电极开路门9三态门的三个输出状态是__、__、__。0态、1态、高阻态(Z)1074LS138是__器件，74LS151是__器件，74LS283是__器件。3线-8线译码器、8选1数据选择器、4位全加器11JK触发器的特性方程是__。Q(n+1)=JQ̄n+K̄Q^n12D触发器的特性方程是__。Q^(n+1)=D13T触发器的特性方程是__。Q(n+1)=T⊕Qn14RS触发器的约束条件是__。RS=0（R=S=1不允许）15时序逻辑电路在结构上包含__电路和__电路。组合逻辑、存储（触发器）16描述时序电路逻辑功能的方法有__、__、__、__。逻辑方程组、状态转换表、状态转换图、时序波形图1774LS161是__位__进制__计数器。4、二、同步加法18用反馈清零法构成N进制计数器需检测状态__（设初态为0