微机原理与接口技术 第5章半导体存储器及其接口

1、2020年6月29日,1,第5章 半导体存储器及其接口,存储器是计算机系统中的记忆装置，用于存放程序和数据。在“存储程序”结构的计算机中，存储器是必不可少的、最重要的组成部件之一。 本章介绍微型计算机的主存储器，包括主存储器（半导体存储器）的存储原理、芯片结构、存储容量扩展方法、与CPU的接口技术及PC系列微型计算机的主存储器组织方法。,2020年6月29日,2,主要内容:,5.1 存储器概述 5.2 半导体存储器基本知识 5.3 微型计算机系统主存储器组织,2020年6月29日,3,5.1存储器概述,5.1.1 存储器的分类 1按存储介质分类 磁表面存储器：用作辅助存储器； 半导体存储器：用

2、作微型计算机系统的主存储器； 光介质存储器：用作辅助存储器；,2020年6月29日,4,半导体存储器的分类,按照信息的存取方式分类：,半导体存储器的分类,2020年6月29日,第5页,按存储器件的原理分类 ： 单极型存储器：特点是集成度高，功耗低，价格便宜。 双极型存储器：特点是速度快，功耗较大，但集成度较低，价格高。,5.1存储器概述,5.1.1 存储器的分类 2按信息的可保存性分类 易失性存储器：断电后信息将消失的存储器，如RAM。 非易失性存储器：断电后仍然能够保持信息的存储器，如辅助存储器，ROM等。,2020年6月29日,第6页,5.1存储器概述,5.1.1 存储器的分类 3按在计算

3、机系统中的作用分类 主存储器：主存储器又称为内部存储器，主要用来存放当前正在使用或者经常使用的程序和数据 辅助存储器。辅助存储器又称为外部存储器，主要用来存放当前暂时不参加运算的程序和数据。 高速缓冲存储器（Cache）。主要由双极型半导体存储器构成，速度快。为了弥合主存和CPU的速度上的较大差别而设置。,2020年6月29日,第7页,计算机系统的存储器的分类,2020年6月29日,第8页,图5-1 计算机系统中的存储器分类,5.1存储器概述,5.1.2 存储器的主要性能指标 1. 存储容量 存储容量是存储器能够存储的二进制信息的数量。 2. 存储器存取时间和存取速度 存储器存取时间又称为存储

4、器访问时间，是指从启动一 次存储器操作到完成该操作所经历的时间，也可以称为读/写 时间，对于内存和外存其具体定义有很大的差异。 3. 价格/位 常用每字节成本或每兆字节成本表示，即C价格/容量。,2020年6月29日,第9页,5.1存储器概述,5.1.3 存储系统的概念 由n（n2）个速度、容量、价格各不相同的存储器组成由 硬件或软件进行辅助管理的系统称为存储系统。,2020年6月29日,第10页,5.1存储器概述,5.1.3 存储系统的概念 图中，Mi（i=1，2，n）代表存储体i；Ti（i=2，n）代表存储体i的速 度，用访问时间来表示；Si（i=1，2，n）代表存储体i的容量，用MB或G

5、B表 示；Ci（i=1，2，n）代表存储体i的价格，用每位的价格来表示。,2020年6月29日,第11页,5.1存储器概述,5.1.3 存储系统的概念,2020年6月29日,第12页,Cache 主存 辅存,图5-3 微型计算机存储器的三级结构,5.2半导体存储器的基本知识,5.2.1 半导体存储器的特点 速度快，存取时间可达到纳秒（ns）级。 高度集成化，不仅存储单元所占的空间小，而且译码电路和数据缓冲寄存器以及存储单元都集成在一个芯片中，体积特别小。 功耗低，一般为几十毫瓦（mW）。,2020年6月29日,第13页,5.2半导体存储器的基本知识,5.2.2 半导体存储器的工作原理 1. S

6、RAM的存储原理 SRAM的基本存储电路是六管组成的双稳态电路。,2020年6月29日,第14页,W,VT3,VT5,VT1,A,VCC,Z,VT4,B,VT2,VT6,图5-4 六管组成的双稳态电路,5.2半导体存储器的基本知识,5.2.2 半导体存储器的工作原理 2. DRAM的存储原理,2020年6月29日,第15页,VT1,VT2,行选择信号,刷新放大器,列选择信号,数据I/O线,C,图5-5 单管动态存储器的基本存储电路,5.2半导体存储器的基本知识,5.2.2 半导体存储器的工作原理 3. 掩模ROM的存储原理,2020年6月29日,第16页,图5-6 84 MROM集成电路芯片的

7、内部电路原理图,5.2半导体存储器的基本知识,5.2.2 半导体存储器的工作原理 4. PROM的存储原理,2020年6月29日,第17页,图5-7 熔丝式PROM存储器的基本存储电路,5.2半导体存储器的基本知识,5.2.2 半导体存储器的工作原理 5. EPROM的存储原理,2020年6月29日,第18页,图5-8 EPROM的基本电路,5.2半导体存储器的基本知识,5.2.3 半导体存储器芯片的基本结构,2020年6月29日,第19页,图5-9 半导体存储器芯片的基本结构,5.2半导体存储器的基本知识,5.2.3 半导体存储器芯片的基本结构 1. 存储体 存储体是存储单元的集合，而存储单

8、元又由若干有序排列的存储元组成，每一个存储元存储一位二进制信息，它是构成存储器的最小单位。 根据存储体的结构特点，可以把存储器芯片分为位片结构和字片结构两种类型。,2020年6月29日,第20页,5.2半导体存储器的基本知识,5.2.3 半导体存储器芯片的基本结构 2. 地址锁存 地址锁存器的作用是保存CPU输入的地址信息，以等待译码电路选择存储单元。,2020年6月29日,第21页,5.2半导体存储器的基本知识,5.2.3 半导体存储器芯片的基本结构 3. 地址译码驱动电路 地址译码驱动电路包括译码器和驱动器两部分。 译码器将地址锁存器输入的地址码转换成译码器输出线上相应的有效电平，表示选中

9、了某一存储单元，并由驱动器提供驱动电流去驱动相应的读/写电路，完成被选中单元的读/写操作。 译码驱动方式分为 一维地址译码和二维地址译码两种。,2020年6月29日,第22页,5.2半导体存储器的基本知识,5.2.3 半导体存储器芯片的基本结构 4. 数据输入/输出电路 数据输入/输出电路包括读出放大器、写入电路和读/写控制电路，用以完成被选中存储单元中各位的读出和写入操作。,2020年6月29日,第23页,5.2半导体存储器的基本知识,5.2.3 半导体存储器芯片的基本结构 5. 读/写操作控制逻辑 控制逻辑接收CPU送来的启动、读、写及清除命令，经控制电路处理后，由控制逻辑产生一组时序信号

10、来控制存储器的读出和写入操作。,2020年6月29日,第24页,5.2半导体存储器的基本知识,5.2.4 典型芯片 1. SRAM存储芯片Intel 2114 Intel 2114是一种1K4bit的SRAM存储器芯片，其最基本的存储元是六管存储电路；该存储芯片有1024个存储单元，每单元4位，也就是字长为4位。采用三态控制。,2020年6月29日,第25页,2020年6月29日,第26页,SRAM存储芯片Intel 2114,VCC,GND,A3,A4,A5,A6,A7,A8,I/O1,I/O2,I/O3,I/O4,输入 数据 控制,行 选 择,6464 存储矩阵,列I/O电路,列选择,A0

11、,A2,A1,A9,引脚图,（b）Intel 2114的外部引脚,（a）Intel 2114的内部结构,图5-10 Intel 2114的内部结构和外部引脚,5.2半导体存储器的基本知识,5.2.4 典型芯片 2. SRAM存储芯片Intel 6264 6264是容量为8K8bit的低功耗CMOS SRAM。采用单一+5V电源供电，输入/输出电平与TTL电平兼容，最大存取时间为200ns。,2020年6月29日,第27页,2020年6月29日,第28页,6264芯片,A10,Y译码,存储体,存储体 控制逻辑,X 译 码,A3,A9,A11,A12,I/O 缓冲,D0D7,VCC,CS2,A8,

12、A9,A10,A11,D7,D6,D5,D4,D3,（b）外部引脚图,（a）内部结构,图5-11 6264 的内部结构和外部引脚,5.2半导体存储器的基本知识,5.2.4 典型芯片 3. DRAM存储芯片Intel 4164芯片 Intel 4164是一种64K1bit的DRAM存储器芯片，它的基本存储元采用单管存储电路。,2020年6月29日,第29页,2020年6月29日,第30页,DRAM存储芯片Intel 4164芯片,（a）Intel 4164的内部结构,（b）Intel 4164的外部引脚,图5-12 Intel 4164的内部结构和外部引脚,5.2半导体存储器的基本知识,5.2.

13、4 典型芯片 4. EPROM存储芯片Intel 2716芯片 Intel 2716是2K8bit的EPROM存储器芯片，采用双列直插式封装，共有24个外部引脚，其最基本的存储元，采用HMOS管。,2020年6月29日,第31页,2020年6月29日,第32页,EPROM存储芯片Intel 2716芯片,图5-13 Intel 2716存储器芯片的内部结构框图及外部引脚,5.3微型计算机的主存储器组织,5.3.1 存储器的扩展技术 1. 存储器容量的扩展 根据存储器所要求的容量和我们选定的存储芯片的容量，就可以计算出总的芯片数，即： 总片数=总容量/单个芯片容量 例如:存储器容量为8K8bit

14、，若选用2114芯片(1K4bit)，则需要 (8K8bit)/(1K4bit)=16(片) 存储器扩展技术有位扩展、字扩展和位字同时扩展三种。,2020年6月29日,第33页,位扩展,位扩展指只在位数方向扩展（加大字长），而芯片的字数和 存储器的字数是一致的。位扩展的连接方式是将各存储芯片的 地址线、片选线和读/写线相应地并联起来，而将各芯片的数据 线单独列出。 例如：用64K1bit的DRAM芯片组成64K8bit的存储器，所需芯片数为: (64K8bit)/(64K1bit)=8(片),2020年6月29日,第34页,位扩展,2020年6月29日,第35页,A0,8,A0,7,A0,6,

15、A0,5,A0,4,A0,3,A0,2,A0,1,A15,I/O,64K1bit,I/O,I/O,I/O,I/O,I/O,I/O,I/O,A15A0,D7D0,等效为,64K8bit芯片组,D0,D7,数据总线,地址总线,A0,A15,图5-14 位扩展连接举例,字扩展,字扩展是指仅在字数方向扩展，而位数不变。字扩展将芯片的地址线、数据线、读/写线并联。由片选信号来区分各个芯片。 如用l6K8bit的SRAM组成64K8bit的存储器，所需芯片数为： (64K8bit)/(l6K8bit)=4(片),2020年6月29日,第36页,字扩展,2020年6月29日,第37页,图5-15 字扩展连接

16、举例,字扩展举例的芯片地址分配,2020年6月29日,第38页,字和位同时扩展,当构成一个容量较大的存储器时，往往需要在字数方向和位 数方向上同时扩展，这时需要将前两种扩展组合起来，实现起 来也是很容易的。,2020年6月29日,第39页,字和位同时扩展,2020年6月29日,第40页,5.3微型计算机的主存储器组织,5.3.1 存储器的扩展技术 2. 存储芯片的地址分配和片选 CPU要实现对存储单元的访问，首先要选中存储芯片，即进行片选；然后再从选中的芯片中依据地址码选择出相应的存储单元，以进行数据存取，这称为字选。,2020年6月29日,第41页,线选法,线选法就是用除了片内寻址外的高位地

17、址线直接（或经反 相器）接至各个存储芯片的片选端，当某条地址线信息为“0” 时，就选中与之对应的存储芯片。,2020年6月29日,第42页,图5-17 线选法构成的8K8bit存储器的连接图,各芯片的地址范围,2020年6月29日,第43页,全译码法,全译码法是用除了片内寻址外的全部高位地址线作为地址译 码器的输入，把经过译码器译码后的输出作为各芯片的片选信 号，将它们分别接到存储芯片的片选端，以实现对存储芯片的 选择。,2020年6月29日,第44页,图5-18 全译码法构成的8K8bit存储器的连接图,全译码法,2020年6月29日,第45页,部分译码,在系统中如果不要求提供CPU可直接寻

18、址的全部存储单元，则可采用线选法和全译码法相结合的方法，这就是部分译码法。所谓的部分译码，是用除了片内寻址外的高位地址的一部分来译码产生片选信号。,2020年6月29日,第46页,部分译码,2020年6月29日,第47页,图5-19 地址重叠区示意图,5.3微型计算机的主存储器组织,5.3.2 主存储器的接口技术 1. CPU与SRAM、ROM的连接 在微型计算机系统中，CPU对存储器进行读/写操作，首先要由地址总线给出地址信号，选择要进行读/写操作的存储单元，然后通过控制总线发出相应的读/写控制信号，最后才能在数据总线上进行数据交换。所以，存储器芯片与CPU之间的连接实质上就是存储器与系统总

19、线的连接，包括： 地址总线的连接 数据总线的连接 控制总线的连接,2020年6月29日,第48页,5.3微型计算机的主存储器组织,5.3.2 主存储器的接口技术 1. CPU与SRAM、ROM的连接 在连接中需要考虑的问题如下： 总线的负载能力。在设计CPU芯片时，一般考虑其输出线的直流负载能力为带一个TTL负载。 CPU的时序和存储器的存取速度之间的配合问题。 存储器的地址分配和片选问题。 控制信号的连接。,2020年6月29日,第49页,5.3微型计算机的主存储器组织,5.3.2 主存储器的接口技术 2. CPU与DRAM的连接,2020年6月29日,第50页,刷新时钟,刷新控制,多路控制

20、,行/列 多路器,刷新 多路器,刷新 计数器,CPU,DB,RA7RA0,A15A8,A7A0,MA7MA0,A7 . A0,DRAM 芯片（组）,A15A0,图5-20 典型的DRAM与CPU连接电路,5.3.3 PC系列微型计算机的主存储器组织 1. 8位存储器接口 如果数据总线为8位，而主存按字节编址，则匹配关系比较简单。对于8位（或准16位）微处理器，典型的时序安排是占用4个CPU时钟周期，称为T1T4，构成一个总线周期，一个总线周期中读/写一个8位数据。 8位微处理器8088提供读选通、写选通和IO等控制信号去控制存储器系统的读/写操作。,5.3微型计算机的主存储器组织,2020年6

21、月29日,第51页,5.3.3 PC系列微型计算机的主存储器组织 2. 16位存储器接口 对于16位的微处理器8086（或80286），数据总线的宽度为16位，因此在一个总线周期内可读/写两个字节，即先送出偶地址，然后同时读/写这个偶地址单元和随后的奇地址单元的内容，用低8位数据总线传送偶地址单元的数据，用高8位数据总线传送奇地址单元的数据，这样读/写的字（16位）被称为规则字。如果读/写的是非规则字，即从奇地址单元开始的字，这时需要安排两个总线周期才能实现。,5.3微型计算机的主存储器组织,2020年6月29日,第52页,5.3.3 PC系列微型计算机的主存储器组织 2. 16位存储器接口,

22、5.3微型计算机的主存储器组织,2020年6月29日,第53页,图5-21 8086的存储器组织,BHE和A0的选择表,2020年6月29日,第54页,各种信息的传送方法,2020年6月29日,X+3,X+1,X,A19A1,X+1,X,A0=1,D7D0,A19A1,X,=0,D7D0,A0=1,D7D0,D15D8,D15D8,=1,A0=0,A19A1,=0,=0,（b）奇地址字节传送,X,X+1,X+1,D7D0,第55页,X+2,A0=0,A19A1,D15D8,=1,=1,D15D8,A19A1,（a）偶地址字节传送,（c）规则字传送,（d）奇地址字（低字节）传送,各种信息的传送方法,2020年6月29日,D7D0,第56页,A0=0,A19A1,D15D8,X+1,X+3,X,X+2,=1,（e）奇地址字（高字节）传送,5.3.3 PC系列微型计算机的主存储器组织 3. 32位存储器接口 32位微处理器的存储器系统由4个存储体组成，存储体选择通过选择信号实现。如果要传送一个32位数，那么4个存储体都被选中；若要传送一