第06章微机原理.ppt

1、第 6 章,存储器,第6章 存储器,基本内容： 1、了解存储器的分类、作用及性能指标 2、了解半导体读写存储器（RAM）的基本原理，掌握静态RAM、动态RAM的特点，了解动态RAM的刷新方法 3、了解半导体只读 存储器（掩膜ROM、PROM、EPROM、EEPROM）的基本原理，掌握其特点； 掌握2114、6116、2164、27128等常用芯片的用法 4、掌握存储器容量的扩充方法，以及存储器与微处理器的连接方法,第6章 存储器,本章重点： 掌握各种存储器的工作原理及其CPU的存储器的扩展。 本章难点： 理解存储器的工作原理、存储器的扩展、存储器与CPU的连接。,存储器（Memory）是计算机

2、的重要组成部件，用来存放数据和程序的。半导体存储器由于其体积小、速度快、耗电少、价格低等优点而在微机系统中得到广泛的应用。,6.1 概述,6.1.1 存储器的分类,根据存取方式的不同，半导体存储器可以分为随机存取存储器RAM(Random Access Memory)和只读存储器ROM(Read Only Memory)两大类。如图所示。,6.1.1 存储器的分类,1.存储容量 2.存取速度 3.功耗 4.可靠性 5.性能价格比,6.1.2 半导体存储器主要性能指标,地址译码器：接收来自CPU的位地址，经译码后产生个地址选择信号，实现对片内存储单元的选址。 控制逻辑电路：接收片选信号和来自CP

3、U的读写控制信号，形成芯片内部的控制信号，控制数据的读出和写入。 数据缓冲器：暂时存放来自CPU的写入数据或从存储体内读出的数据。暂存的目的是为了协调CPU和存储器之间在速度上的差异。,1.存储体 2.地址译码器 3.控制逻辑电路 4.数据缓冲器,6.1.3 存储器芯片的一般结构,存储体：是存储芯片的主体，由若干个存储单元组成，每个存储单元又由若干个基本存储电路组成。为了区分不同的存储单元以便于读写操作，每个存储单元都有一个地址。体内基本存储元的排列结构方式：位结构（每个存储单元可存放一位二进制信息，其容量表示为1位；字结构（每个存储单元可存放多位二进制信息，容量表示为：4位或8位。,1静态R

4、AM基本存储电路 静态RAM基本存储电路用来存储1位二进制信息（0或1），是组成存储器的基础。静态MOS六管基本存储电路如图所示。 特点：不需要刷新，外围电路简化；集成度较低、功耗较大等。,6.2 随机存储器(RAM),6.2.1 静态随机存储器(SRAM),2静态RAM芯片 常用的典型SRAM芯片有2114、6116、6264、62256等 2114芯片 2114芯片是1K4的静态 RAM芯片，其引脚图如图6-4所示。 地址输入端10个(A9A0)； 数据输入/输出端4位(I/O1I/O4)； 片选端 ； 写允许控制端 。,(2)6116芯片,6116芯片的容量为2K8bit，有2048个存

5、储单元。工作过程如下： 读出时：A10A0送地址信号到行、列地址译码器，经译码后选中一个存储单元；由CS0，OE0，WE1构成读出逻辑；被选中单元的8位数据经I/O电路和三态门送到D7D0输出。,写入时：A10A0送地址信号到行、列地址译码器，经译码后选中一个存储单元；由CS0，OE1，WE0构成写入逻辑；从D7D0端输入的数据经三态门到I/O电路，写到存储单元中。 无操作：CS1，I/O三态门呈高阻状态，存储器芯片与系统总线“脱离”。,（1）存储器基本电路单管动态电路（MOS管栅极与衬底之间分布电容） （2）特点：定时刷新。 （3）刷新要求：在几毫秒时间内每隔一段时间刷新一次；进行刷新操作的

6、时间内存储器不能进行读写（死时间）；在每一个指令周期中利用CPU不进行访内操作的时间进行刷新。,6.2.2 动态RAM(DRAM),动态RAM(DRAM)的刷新周期,由于电容的放电，需重复对动态RAM的基本存储电路存储的信息进行读出和恢复，这个过程叫存储器刷新。 刷新周期和正常的存储器读周期的不同之处： 在刷新周期中输入至存储器件的地址一般不来自地址总线，而是由一个计数方式工作的寄存器提供，只有行地址，不需要列地址。正常存储器读周期来自地址总线，既有行地址，也有列地址。 刷新周期中，存储器模块中每块芯片的刷新是同时进行的。在正常读周期中，只能选中一行存储器芯片。 在存储器刷新周期中，存储器模块

7、中各芯片的数据输出是状态，即片内数据线与外部数据线完全隔离。,2动态RAM芯片 常用的典型DRAM芯片有2118、2164等 2118芯片 2118芯片是16K1的动态RAM芯片，共有16个引脚。 地址输入端7个(A6A0)，； 数据输入端和输出端各1位； 地址选择操作：行选通和列选通； 写允许控制端 。,特点：信息在使用时不能被改变（只能读出， 不能写入）；用于存放固定的程序和常量 优点：非易失性的。,6. 3 只读存储器（ROM）,掩膜式ROM制成后，用户不能修改。 可编程只读存储器（PROM）可以由用户自己编程（只可写入一次）。 可擦写只读存储器（EPROM）写入：利用编程器。擦除：利用

8、紫外线光照射。 电擦写可编程只读存储器(E2PROM)特点：对硬件电路没有特殊要求，操作简单；在线读写，在断电情况下保存的数据信息不会丢失；可在写入过程中自动进行擦写。,常用的典型EPROM芯片有 2708（1K8）、2716(2K8)、 2732 (4K8) 、2764(8K8)、 27128(16K8)、27256(32K8)、 27512(64K8)等，,2764A芯片 EPROM2764A芯片为双列直插式28引脚的标准芯片，有13条地址线，8条数据线，2个电压输入端Vcc和VPP，一个片选端CS，此外还有输出允许OE和编程控制端PGM ，容量为8K8位，其引脚如图所示。七种工作方式如表

9、所示。,6.3.2电擦除可编程只读存储器 (EEPROM),特点：可在线擦除和改写，不像EPROM那样必须用紫外线照射时才能擦除。非易失性，不存在EPROM在日光下信息缓慢丢失的问题。在芯片的引脚设计上，2816与同容量的EPROM2716和静态RAM6116是兼容的，2864A与同容量的EPROM2764A和静态RAM6264也是兼容的。,2816芯片,容量：28 24个引脚 电可擦除可编程的EEPROM存储器 有六种工作方式，每种工作方式下各个控制信号所需电平如表6-3所示。,2817A芯片,容量：28 28个引脚 电可擦除可编程的EEPROM存储器 比2816多一个引脚，用于向CPU提供

10、状态。 工作方式如表6-4所示。,6.3.3快速擦写存储器（Flash Memory),Flash Memory的主要性能特点 Flash Memory的工作原理,CPU要实现对存储单元的访问，首先要选择存储芯片，即进行片选；然后再从选中的芯片中依地址码选择出相应的存储单元，以进行数据的存取，这称为字选。片内的字选是由CPU送出的N条低位地址线完成的，地址线直接接到所有存储芯片的地址输入端，而片选信号则是通过高位地址得到的。实现片选的方法可分为三种：线选法、全译码法和部分译码法。,6.4 存储器地址选择,线选法就是用除片内寻址外的高位地址线直接分别接至各个存储芯片的片选端，当某地址线信号为“0

11、”时，就选中与之对应的存储芯片。 特点：不需要地址译码器，线路简单，适用于连接存储芯片较少的场合。不能充分利用系统的存储器空间，且把地址空间分成了相互隔离的区域，给编程带来一定的困难。,6.4 存储器地址选择,6.4.1 线选法,全译码法将片内寻址外的全部高位地址线作为地址译码器的输入，把经译码器译码后的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。 译码法的优点是每片(或组)芯片的地址范围是唯确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区，但全译码法对译码电路要求较高。,6.4.2 全译码法,部分译码法是对高位地址线中的一部分(而不是全部)进行

12、译码，以产生各存储器芯片的片选控制信号。当采用线选法地址线不够用，而又不需要全部存储器空间的寻址能力时，可采用这种方法。 各芯片的地址不是唯一的，也就是可以由若干个地址都选中同一芯片的同一单元，即所谓的地址重叠。,6.4.3 部分译码法,地址分配与连接 内存地址分配很重要。由于存储器芯片单片容量有限，总要用许多芯片才能组成一个存储器，所以在选好所需芯片，地址分配完成后，就要考虑使用译码的方法产生片选信号，并连接于对应芯片上。,6.5 CPU与存储器的连接,6.5.1 CPU与存储体连接时需解决的问题,1芯片选择 2CPU与存储芯片的时序验算 3地址分配与连接 4数据线的连接 5控制信号的连接

13、6负载能力的验算,1芯片选择 在微机的主存系统中，由于使用的芯片单片容量是有限的，构成一定容量的存储器要选择多块芯片，所以就存在芯片选择问题。在选片过程中，要考虑芯片容量、总存储容量、时序匹配等问题。 2CPU与存储芯片的时序验算 CPU 在取指和存储器读或写操作时是有固定时序的，并由此来确定对存储器存取速度的要求。或在存储器已经确定的情况下，是否需要插入等待周期，以及如何实现。,8位CPU有16根地址线A15A0，8根数据线D7D0。CPU可接访问的空间为64K，地址范围为0000HFFFFH，容量扩展存储器的类型可以是ROM和RAM。,6.5 CPU与存储器的连接,6.5.2 8位CPU与

14、存储器的连接,1ROM与8位CPU的连接 设某系统需扩展6KB的ROM，地址范围安排在0000H17FFH，选用3片EPROM 2716构成。 2716的容量2K8位，8根数据线，11根地址线，CPU地址总线A10A0与芯片的地址线直接接连，高位地址线A15A11通过译码器74LS138产生，且3片2716的高位地址分别为00000，00001，00010。选择A13A12A11作为3位输入端，并保证A15A14分别低电平，为低电平有效，2716与8位CPU的连接线路示意图如图6-17所示。,6.5.2 8位CPU与存储器的连接,2静态RAM与8位CPU连接 利用2114静态RAM构成48位存

15、储器，其地址范围安排在2000H2FFFH，2114是1K 4位的芯片，故需要8片2114。如图6-18所示。,3ROM、RAM与8位CPU连接 某8位微处理器有地址线16根，数据线8根，存储器请求控制信号为 ，读控制信号 ，写控制信号 ，试为该CPU设计一存储器，要求扩展ROM 6KB，地址从0000H开始（连续），RAM 16KB，地址从4000H 开始（连续）,(1) 芯片选择 系统扩展ROM6KB，可选4 K8 EPROM(2732）与2K8 EPROM（2716）各1片。 扩展RAM可选8 K8 SRAM（6264）2片。ROM、RAM与8位CPU的连接示意图如图所示。 (2) 地址

16、分配与连接 低位地址线直接与芯片地址线相连，高位地址A15A14 A13产生片选信号。地址分配如表所示。 (3) 数据线的连接 芯片8位数据线与数据总线直接接连。 (4) 控制信号连接 控制信号连接如图所示。,ROM、RAM与8位CPU连接地址分配表,8086CPU有20位地址线，无论在最小方式下，还是在最大方式下，都可寻址1 MB的存储空间，存储器通常按字节组织排列成一个个单元，每个单元用一个地址码表示，这称为存储器的标准结构。若存放的数据为8位，则将它们按顺序进行存放；若存放的数据为16位的字，则将字的高位字节存于高地址单元，低位字节存于低地址单元；若存放的数据为32位的双字(这通常是指地

17、址指针数据)，则将地址指针的偏移量(字)存于低地址单元中，将地址指针的段基址(字)存于高地址单元中。,6.6 8086 CPU的存储器扩展,8086CPU在组织1 MB的存储器时，其空间实际上被分成两个512 KB的存储体(或称为存储库)，分别称为偶地址体和奇地址体。奇地址体与8086数据总线中的D15D8相连，其中每个单元的地址均为奇数。偶地址体与数据总线中的D7D0相连，其中每个单元的地址均为偶数。地址线A0和控制线用于存储体的选择，分别接到每个存储体的选择端，其余地址线A19A1同时接到两个存储体的存储芯片上，以寻址每个存储单元。存储器奇/偶存储体与总线的连接如图所示。,6.6 8086

18、 CPU的存储器扩展,存储器与8086CPU连接,只读存储器与8086CPU的连接 ROM与8086相连扩展程序存储器时，一般选用2716、2732、2764、27128等芯片，它们都是8位芯片，为满足既可访问8位，又可访问16位存储器数据的要求，必须将芯片成对使用。 2片2764与8086系统相连的示意图如图6-21所示。,存储器与8086CPU连接,静态RAM与8086CPU的连接 某8086系统用静态RAM6116构成4的数据存储器，其连接示意图如图6-22所示。,存储器与8086CPU的连接,RAM、ROM与8086CPU的连接 某8086系统要求设计一存储器，要求扩展RAM 32KB,地址从00000开始的连续区域，扩展ROM 32KB，地址从F8000H开妈的连续区域。,RAM、ROM与8086CPU的连接 （1）芯片选择 RAM要求扩展32KB，可选8K8(2764)4片；ROM要求扩展32KB，可选8K8(6264)4片。,RAM、ROM与8086CPU的连接 （2）地址分配