第7章 输入输出与中断-hy.pptx

1、第7章 输入/输出与中断,2012年9月,主要内容,介绍输入/输出接口的基本概念； 介绍几种 CPU 与外设间的数据传送方式； 重点讨论中断传送方式及相关技术。,2020年7月23日,西安邮电大学计算机学院,2,章节安排,7.1 I/O接口概述 7.2 CPU与外设之间数据传送的方式 7.3 中断技术,2020年7月23日,3,西安邮电大学计算机学院,7.1 I/O接口概述,7.1.1 I/O接口的作用 主机与外界交换信息称为输入/输出(I/O)。主机与外界的信息交换是通过输入/输出设备进行的。一般的输入/输出设备都是机械的或机电相结合的产物，比如常规的外设有键盘、显示器、打印机、扫描仪、磁盘

2、机、鼠标器等，它们相对于高速的中央处理器来说，速度要慢得多。此外，不同外设的信号形式、数据格式也各不相同。因此，外部设备不能与CPU直接相连，需要通过相应的电路来完成它们之间的速度匹配、信号转换，并完成某些控制功能。通常把介于主机和外设之间的一种缓冲电路称为I/O接口电路，简称I/O接口(Interface)，如图7.1所示。对于主机，I/O接口提供了外部设备的工作状态及数据；对于外部设备，I/O接口记忆了主机送给外设的一切命令和数据，从而使主机与外设之间协调一致地工作。,对于微型计算机来说，设计微处理器CPU时，并不设计它与外设之间的接口部分，而是将输入/输出设备的接口电路设计成相对独立的部

3、件，通过它们将各种类型的外设与CPU连接起来，从而构成完整的微型计算机硬件系统。 因此，一台微型计算机的输入/输出系统应该包括I/O接口、I/O设备及相关的控制软件。一个微机系统的综合处理能力，系统的可靠性、兼容性、性价比，甚至在某个场合能否使用都和I/O系统有着密切的关系。输入/输出系统是计算机系统的重要组成部分之一，任何一台高性能计算机，如果没有高质量的输入/输出系统与之配合工作，计算机的高性能便无法发挥出来。,7.1.2 CPU与外设交换的信息 主机与I/O设备之间交换的信息可分为数据信息、状态信息和控制信息三类。 1数据信息 数据信息又分为数字量、模拟量和开关量三种形式。 1) 数字量

4、 数字量是计算机可以直接发送、接收和处理的数据。例如，由键盘、显示器、打印机及磁盘等I/O外设与 CPU交换的信息，它们是以二进制形式表示的数或以ASCII码表示的数符。,2) 模拟量 当计算机应用于控制系统中时，输入的信息一般为来自现场的连续变化的物理量，如温度、压力、流量、位移、湿度等，这些物理量通过传感器并经放大处理得到模拟电压或电流，这些模拟量必须先经过模拟量向数字量的转换(A/D转换)后才能输入计算机。反过来，计算机输出的控制信号都是数字量，也必须先经过数字量向模拟量的转换(D/A转换)，把数字量转换成模拟量才能去控制现场。,3) 开关量 开关量可表示两个状态，如开关的断开和闭合，机

5、器的运转与停止，阀门的打开与关闭等。这些开关量通常要经过相应的电平转换才能与计算机连接。开关量只要用一位二进制数即可表示。,2. 状态信息 状态信息作为CPU与外设之间交换数据时的联络信息，反映了当前外设所处的工作状态，是外设通过接口送往CPU的。CPU通过对外设状态信号的读取，可得知输入设备的数据是否准备好、输出设备是否空闲等情况。对于输入设备，一般用准备好(READY)信号的高低来表明待输入的数据是否准备就绪；对于输出设备，则用忙(BUSY)信号的高低表示输出设备是否处于空闲状态，如为空闲状态，则可接收CPU输出的信息，否则CPU要暂停送数。因此，状态信息能够保障CPU与外设正确地进行数据

6、交换。,3控制信息 控制信息是CPU通过接口传送给外设的，CPU通过发送控制信息设置外设(包括接口)的工作模式、控制外设的工作。如外设的启动信号和停止信号就是常见的控制信息。实际上，控制信息往往随着外设的具体工作原理不同而含义不同。 虽然数据信息、状态信息和控制信息含义各不相同，但在微型计算机系统中，CPU通过接口和外设交换信息时，只能用输入指令(IN)和输出指令 (OUT)传送数据，所以状态信息、控制信息也是被作为数据信息来传送的，即把状态信息作为一种输入数据，而把控制信息作为一种输出数据，这样，状态信息和控制信息也通过数据总线来传送。但在接口中，这三种信息是在不同的寄存器中分别存放的。,7

7、.1.3 I/O接口的基本结构 I/O接口的基本结构如图7.2所示。每个接口电路中都包含一组寄存器，CPU与外设进行信息交换时，各类信息在接口中存入不同的寄存器，一般称这些寄存器为I/O端口，简称为口(Port)。用来保存CPU和外设之间传送的数据(如数字、字符及某种特定的编码等)、对输入/输出数据起缓冲作用的数据寄存器称为数据端口；用来存放外设或者接口部件本身状态的状态寄存器称为状态端口；用来存放CPU发往外设的控制命令的控制寄存器称为控制端口。,图7.2 一个典型的I/O接口,正如每个存储单元都有一个物理地址一样，每个端口也有一个地址与之相对应，该地址称为端口地址。有了端口地址，CPU对外

8、设的输入/输出操作实际上就是对I/O接口中各端口的读/写操作。数据端口一般是双向的，数据是输入还是输出，取决于对该端口地址进行操作时CPU发往接口电路的读/写控制信号。由于状态端口只做输入操作，控制端口只做输出操作，因此，有时为了节省系统地址空间，在设计接口时往往将这两个端口共用一个端口地址，再用读/写信号来分别选择访问。 应该指出，输入/输出操作所用到的地址总是对端口而言，而不是对接口而言的。接口和端口是两个不同的概念，若干个端口加上相应的控制电路才构成接口。,7.1.4 I/O端口的编址 微型计算机系统中I/O端口编址方式有两种：I/O端口与内存单元统一编址和 I/O端口与内存单元独立编址

9、。 1I/O端口与内存单元统一编址 这种编址方式是对I/O端口和存储单元按照存储单元的编址方法统一编排地址号，由I/O端口地址和存储单元地址共同构成一个统一的地址空间。例如，对于一个有16根地址线的微机系统，若采用统一编址方式，其地址空间的结构如图7.3所示。,图7.3 I/O端口与内存单元统一编址,采用统一编址方式后，CPU对I/O端口的输入/输出操作如同对存储单元的读/写操作一样，所有访问内存的指令同样都可用于访问I/O端口，因此无需专门的I/O指令，从而简化了指令系统的设计；同时，对存储器的各种寻址方式也同样适用于对I/O端口的访问，给使用者提供了很大的方便。但由于I/O端口占用了一部分

10、存储器地址空间，因而相对减少了内存的地址可用范围。,2I/O端口与内存单元独立编址 在这种编址方式中，建立了两个地址空间，一个为内存地址空间，一个为I/O地址空间。内存地址空间和I/O地址空间是相对独立的，通过控制总线来确定CPU到底要访问内存还是I/O端口。为确保控制总线发出正确的信号，除了要有访问内存的指令之外，系统还要提供用于CPU与I/O端口之间进行数据传输的输入/输出指令。,图7.4 I/O端口与内存单元独立编址,采用独立编址方式后，存储器地址空间不受I/O端口地址空间的影响，专用的输入/输出指令与访问存储器指令有明显区别，便于理解和检查。但是，专用I/O指令增加了指令系统复杂性，且

11、I/O指令类型少，程序设计灵活性较差；此外，还要求CPU提供专门的控制信号以区分对存储器和I/O端口的操作，增加了控制逻辑的复杂性。,3I/O端口的地址译码 微机系统常用的I/O接口电路一般都被设计成通用的I/O接口芯片，一个接口芯片内部可以有若干可寻址的端口。因此，所有接口芯片都有片选信号线和用于片内端口寻址的地址线。例如，某接口芯片内有四个端口地址，则该芯片外就会有两根地址线。本书第8章中将详细介绍几种常用的I/O接口芯片。,I/O端口地址译码的方法有多种，一般的原则是把CPU用于I/O端口寻址的地址线分为高位地址线和低位地址线两部分，将低位地址线直接连到I/O接口芯片的相应地址引脚，实现

12、片内寻址，即选中片内的端口；将高位地址线与CPU的控制信号组合，经地址译码电路产生I/O接口芯片的片选信号。,7.2 CPU与外设之间数据传送的方式,7.2.1 程序传送方式 1无条件传送方式 微机系统中的一些简单的外设，如开关、继电器、数码管、发光二极管等，在它们工作时，可以认为输入设备已随时准备好向CPU提供数据，而输出设备也随时准备好接收CPU送来的数据，这样，在CPU需要同外设交换信息时，就能够用IN或OUT指令直接对这些外设进行输入/输出操作。由于在这种方式下CPU对外设进行输入/输出操作时无需考虑外设的状态，故称之为无条件传送方式。,对于简单外设，若采用无条件传送方式，其接口电路也

13、很简单。如简单外设作为输入设备时，输入数据保持时间相对于CPU的处理时间要长得多，所以可直接使用三态缓冲器和数据总线相连，如图7.5(a)所示。当执行输入的指令时，读信号有效，选择信号M/处于低电平，因而三态缓冲器被选通，使其中早已准备好的输入数据送到数据总线上，再到达CPU。所以要求CPU在执行输入指令时，外设的数据是准备好的，即数据已经存入三态缓冲器中。,图7.5 无条件传送方式 (a) 无条件传送数据输入；(b) 无条件传送数据输出,2查询传送方式 查询传送也称为条件传送，是指在执行输入指令(IN)或输出指令(OUT)前，要先查询相应设备的状态，当输入设备处于准备好状态，输出设备处于空闲

14、状态时，CPU才执行输入/输出指令与外设交换信息。为此，接口电路中既要有数据端口，还要有状态端口。 查询传送方式的流程图见图7.6。从图中可以看出，采用查询方式完成一次数据传送要经历如下过程： (1) CPU从接口中读取状态字。 (2) CPU检测相应的状态位是否满足“就绪”条件。 (3) 如果不满足，则重复(1)、(2)步；若外设已处于“就绪”状态，则传送数据。,图7.6 查询传送方式的流程图,图7.7给出的是采用查询传送方式进行输入操作的接口电路。输入设备在数据准备好之后向接口发选通信号，此信号有两个作用：一方面将外设中的数据送到接口的锁存器中；另一方面使接口中的一个D触发器输出“1”，从

15、而使三态缓冲器的READY位置“1”。CPU输入数据前先用输入指令读取状态字，测试READY位，若READY位为“1”，说明数据已准备就绪，再执行输入指令读入数据。由于在读入数据时信号已将状态位READY清0，于是可以开始下一个数据输入过程。,图7.7 查询式输入的接口电路,图7.8 查询式输出的接口电路,查询传送方式的主要优点是能保证主机与外设之间协调同步地工作，且硬件线路比较简单，程序也容易实现。但是，在这种方式下，CPU花费了很多时间查询外设是否准备就绪，在这些时间里CPU不能进行其他的操作；此外，在实时控制系统中，若采用查询传送方式，由于一个外设的输入/输出操作未处理完毕就不能处理下一

16、个外设的输入/输出，故不能达到实时处理的要求。因此，查询传送方式有两个突出的缺点：浪费CPU时间，实时性差。所以，查询传送方式适用于数据输入/输出不太频繁且外设较少、对实时性要求不高的情况。 不论是无条件传送方式还是查询传送方式，都不能发现和处理预先无法估计的错误和异常情况。为了提高CPU的效率、增强系统的实时性，并且能对随机出现的各种异常情况做出及时反应，通常采用中断传送方式。,7.2.2 中断传送方式 中断传送方式是指当外设需要与CPU进行信息交换时，由外设向CPU发出请求信号，使CPU暂停正在执行的程序，转去执行数据的输入/输出操作，数据传送结束后，CPU再继续执行被暂停的程序。 查询传

17、送方式是由CPU来查询外设的状态，CPU处于主动地位，而外设处于被动地位。中断传送方式则是由外设主动向CPU发出请求，等候CPU处理，在没有发出请求时，CPU和外设都可以独立进行各自的工作。目前的微处理器都具有中断功能，而且已经不仅仅局限于数据的输入/输出，而是在更多的方面有重要的应用。例如实时控制、故障处理以及BIOS和DOS功能调用等。,中断传送方式的优点是：CPU不必查询等待，工作效率高，CPU与外设可以并行工作；由于外设具有申请中断的主动权，故系统实时性比查询方式要好得多。但采用中断传送方式的接口电路相对复杂，而且每进行一次数据传送就要中断一次CPU，CPU每次响应中断后，都要转去执行

18、中断处理程序，且都要进行断点和现场的保护和恢复，浪费了很多CPU的时间。故这种传送方式一般适合于少量的数据传送。对于大批量数据的输入/输出，可采用高速的直接存储器存取方式，即DMA方式。,7.2.3 直接存储器存取(DMA)传送方式 1DMA传送方式简介 DMA传送方式是在存储器和外设之间、存储器和存储器之间直接进行数据传送(如磁盘与内存间交换数据、高速数据采集、内存和内存间的高速数据块传送等)，传送过程无需CPU介入，这样，在传送时就不必进行保护现场等一系列额外操作，传输速度基本取决于存储器和外设的速度。DMA传送方式需要一个专用接口芯片DMA控制器(DMAC)对传送过程加以控制和管理。在进

19、行DMA传送期间，CPU放弃总线控制权，将系统总线交由DMAC控制，由DMAC发出地址及读/写信号来实现高速数据传输。传送结束后DMAC再将总线控制权交还给CPU。一般微处理器都设有用于DMA传送的联络线。,图7.9 DMA系统结构框图,2DMA控制器的工作方式 1) 单字节传输方式 在该方式下，DMAC每次控制总线后只传输一个字节，传输完后即释放总线控制权。这样CPU至少可以得到一个总线周期，并进行有关操作。 2) 成组传输方式(块传输方式) 采用这种方式，DMAC每次控制总线后都连续传送一组数据，待所有数据全部传送完后再释放总线控制权。显然，成组传输方式的数据传输率要比单字节传输方式高。但

20、是，成组传输期间CPU无法进行任何需要使用系统总线的操作。,3) 请求传输方式 在该方式下，每传输完一个字节，DMAC都要检测I/O接口发来的DMA请求信号是否有效。若有效，则继续进行DMA传输；否则就暂停传输，将总线控制权交还给CPU，直至DMA请求信号再次变为有效，再从刚才暂停的那一点继续传输。,3DMA操作的基本过程 1)DMAC的初始化 DMAC的初始化主要做如下几方面工作： (1) 指定数据的传送方向。即指定外设对存储器是做读操作还是写操作，这就要对控制/状态寄存器中的相应控制位置数。 (2) 指定地址寄存器的初值。即给出存储器中用于DMA传送的数据区的首地址。 (3) 指定计数器的

21、初值。即明确有多少数据需要传送。,2) DMA数据传送 DMA数据传送(以数据输入为例)按以下步骤进行： (1) 外围设备发选通脉冲，把输入数据送入缓冲寄存器，并使DMA请求触发器置1。 (2) DMA请求触发器向控制/状态端口发准备就绪信号，同时向DMA控制器发DMA请求信号。 (3) DMA控制器向CPU发出总线请求信号(HOLD)。,(4) CPU在完成了现行机器周期后，即响应DMA请求，发出总线允许信号(HLDA)，并由DMA控制器发出DMA响应信号，使DMA请求触发器复位。此时，由DMA控制器接管系统总线。 (5) DMA控制器发出存储器地址，并在数据总线上给出数据，随后在读/写控制

22、信号线上发出写的命令。 (6) 来自外设的数据被写入相应存储单元。 (7) 每传送一个字节，DMA控制器的地址寄存器加1，从而得到下一个地址，字节计数器减1。返回(5)，传送下一个数据。如此循环，直到计数器的值为0，数据传送完毕。,3) DMA结束 DMA传送完毕，由DMAC撤消总线请求信号，从而结束DMA操作。CPU撤消总线允许信号，恢复对总线的控制。 前面介绍的三种传送方式各有利弊，在实际使用时，要根据具体情况选择既能满足要求，又尽可能简单的方式。,7.3 中 断 技 术,7.3.1 中断的基本概念 1中断的定义 在CPU执行程序的过程中，出现了某种紧急或异常的事件(中断请求)，CPU需暂

23、停正在执行的程序，转去处理该事件(执行中断服务程序)，并在处理完毕后返回断点处继续执行被暂停的程序，这一过程称为中断。断点处是指返回主程序时执行的第一条指令的地址。中断过程如图7.10所示。为实现中断功能而设置的硬件电路和与之相应的软件，称为中断系统。,图7.10 中断过程示意图,2中断源 任何能够引发中断的事件都称为中断源，可分为硬件中断源和软件中断源两类。硬件中断源主要包括外设(如键盘、打印机等)、数据通道(如磁盘机、磁带机等)、时钟电路(如定时计数器8253)和故障源(如电源掉电)等；软件中断源主要包括为调试程序设置的中断(如断点、单步执行等)、中断指令(如INT 21H等)以及指令执行

24、过程出错(如除法运算时除数为零)等。,3中断处理过程 对于一个中断源的中断处理过程应包括以下几个步骤，即中断请求、中断响应、保护断点、中断处理和中断返回。 1) 中断请求 中断请求是中断源向CPU发出的请求中断的要求。软件中断源是在CPU内部由中断指令或程序出错直接引发中断；而硬件中断源必须通过专门的电路将中断请求信号传送给CPU，CPU也有专门的引脚接收中断请求信号。例如，8086/8088 CPU用INTR引脚(可屏蔽中断请求)和NMI引脚(非屏蔽中断请求)接收硬件中断请求信号。一般外设发出的都是可屏蔽中断请求。,图7.11 中断请求与屏蔽接口电路,当外设准备好一个数据时，便发出选通信号，

25、该信号一方面把数据存入接口的锁存器中，另一方面使中断请求触发器置1。此时，如果中断屏蔽触发器Q端的状态为1，则产生了一个发往CPU的中断请求信号INT。中断屏蔽触发器的状态决定了系统是否允许该接口发出中断请求。可见，要想产生一个中断请求信号，需满足两个条件：一是要由外设将接口中的中断请求触发器置1，二是要由CPU将接口中的中断屏蔽触发器Q端置1。,2) 中断响应 CPU在每条指令执行的最后一个时钟周期检测其中断请求输入端，判断有无中断请求，若CPU接收到了中断请求信号，且此时CPU内部的中断允许触发器的状态为1，则CPU在现行指令执行完后，发出INTA信号响应中断。从图7.11中可以看到，一旦

26、进入中断处理，立即清除中断请求信号。这样可以避免一个中断请求被CPU多次响应。 图7.12给出了CPU内部产生中断响应信号的逻辑电路。对于8086/8088 CPU可以用开中断(STI)或关中断(CLI)指令来改变中断允许触发器(即IF标志位)的状态。,图7.12 CPU内部设置中断允许触发器,3) 保护断点 CPU一旦响应中断，需要对其正在执行程序的断点信息进行保护，以便在中断处理结束后仍能回到该断点处继续执行。对于8086/8088 CPU，保护断点的过程由硬件自动完成，主要工作是关中断、将标志寄存器内容入栈保存以及将CS和IP内容入栈保存。,4) 中断处理 中断处理的过程实际就是CPU执

27、行中断服务程序的过程。用户编写的用于CPU为中断源进行中断处理的程序称为中断服务程序。由于不同中断源在系统中的作用不同，所要完成的功能不同，因此，不同中断源的中断服务程序内容也各不相同。例如，对于图7.11所示的输入设备，其中断服务程序的主要任务是用输入指令(IN)从接口中的数据端口向CPU输入数据。,另外，主程序中有些寄存器的内容在中断前后需保持一致，不能因中断而发生变化，但在中断服务程序中又用到了这些寄存器，为了保证在返回主程序后仍能从断点处继续正确执行，还需要在中断服务程序的开头对这些寄存器内容进行保护(即保护现场)，在中断服务程序的末尾恢复这些寄存器的内容(即恢复现场)。保护现场和恢复

28、现场一般用PUSH和POP指令实现，所以要特别注意寄存器内容入栈和出栈的次序。,5) 中断返回 执行完中断服务程序，返回到原先被中断的程序，此过程称为中断返回。为了能正确返回到原来程序的断点处，在中断服务程序的最后应专门放置一条中断返回指令(如8086/8088的IRET指令)。中断返回指令的作用实际上是恢复断点，也就是保护断点的逆过程。,7.3.2 中断优先级和中断的嵌套 1中断优先级 中断请求是随机发生的，当系统具有多个中断源时，有时会同时出现多个中断请求，CPU只能按一定的次序予以响应和处理，这个响应的次序称为中断优先级。对于不同级别的中断请求，一般的处理原则是： (1) 不同优先级的多

29、个中断源同时发出中断请求，按优先级由高到低依次处理。,(2) 低优先级中断正在处理，出现高优先级请求，应转去处理高优先级请求，服务结束后再返回原优先级较低的中断服务程序继续执行。 (3) 高优先级中断正在处理，出现低优先级请求，可暂不响应。 (4) 中断处理时，出现同级别请求，应在当前中断处理结束以后再处理新的请求。,2中断优先级的确定 在微机系统中通常用三种方法来确定中断源的优先级别，即软件查询法、硬件排队电路法和专用中断控制芯片法。本节简要介绍前两种方法，第三种方法将在本章的最后一节作详细介绍。 1) 软件查询法 软件查询法需要简单的硬件电路支持。以8个中断源为例，其硬件电路如图7.13所

30、示，将8个外设的中断请求组合起来作为一个端口(中断寄存器)，并将各个外设的中断请求信号相或，产生一个总的INT信号。,任一个外设有中断请求，该电路都可向CPU发中断请求信号(INT)，CPU响应后进入中断处理程序，在中断处理程序的开始先把中断寄存器的内容读入CPU，再对寄存器内容进行逐位查询，查到某位状态为1，表示与该位相连的外设有中断请求，于是转到与其相应的中断服务程序，同时该外设撤消其中断请求信号。软件查询方式的流程图如图7.14所示。,图7.13 软件查询法的硬件电路,图7.14 软件查询方式的流程图,对于图7.13所示电路，设中断寄存器端口号为n，则软件查询的程序段如下： IN AL，n TESTAL，80H ；1号外设有请求? JNZ II1；有，转1号中断服务程序 TEST AL，40H ；2号外设有请求? JNZ II2 ；有，转2号中断服务程序,可以看出，采