微机原理第5章.ppt

1、第1、5章存储系统，2，主要内容：微机的存储系统、分类和特性半导体存储器芯片的外部特性和与系统的连接存储扩展技术缓存，3，5.1概述，主要内容：微机的存储系统半导体存储的基本概念存储的分类和特性两个茄子半导体内存的主要区别，4，存储系统基本存储高速缓冲内存磁盘内存磁盘内存，5系统的存储速度接近最快的存储，容量接近最大的存储。6和两个存储系统，普通计算机主要有两个茄子存储系统。缓存存储系统、主存储缓存缓冲区存储、虚拟存储系统、主存储磁盘存储、7、缓存存储系统、程序员透明目标：提高存储速度、缓存目标：扩展存储容量、主存储、磁盘存储、9、关键性能指标、存储容量(字节)能够存储二进制数的物理设备称为存

2、储元素。多个存储元素构成一个存储单元。12，内部内存分类，内部内存，随机存取存储器(RAM)只读内存(ROM)，13，随机存取存储器(RAM)，RAM，静态内存(SRAM)动态内存(DRAM) 5.2随机存取存储器数据线：d0-D7；输出允许信号：OE；允许写入信号：we；可选信号：CS1、CS2。20，6264的工作流程、读写操作写入操作时间、21，6264芯片与系统的连接、d0d7、A0、a12、we、OE、CS1筹码中的地址、高地址、低地址也就是说，通过转换输入的高地址信号集，可以生成有效的输出信号，选择存储器芯片来识别存储器芯片。24，解码方法，完整地址解码部分地址解码，25，完整地址

3、解码，将所有父地址信号用作解码信号，从而使内存芯片中的每个单元占据唯一的内存地址。26，完整地址解码示例，6264筹码地址范围=f0000hf1 fffh，a19，a18，a17，a16也就是说，两个地址指向同一个单元格。28，部分地址解码示例，两组地址：f0000h f1 ffh b 0000h B1 fffh，a19，a17，a16，使用74LS138解码器配置解码电路。30，应用程序示例，d0d7，A0，a12，we，OE，CS1，cs2，Y0，31，2，动态随机内存DRAM，特征：内存元素主要由电容组成，由于电容的漏电，存储的信息不稳定。因此，必须定期刷新DRAM芯片。32，典型DRA

4、M筹码2164A，2164A: 64K1位使用行和列地址确定单位。行和列地址分时传输，地址信号线组孔刘；地址信号线数仅为同等容量的SRAM筹码的一半。、33、主引线、RAS:行地址选择通信号。用于锁定行地址。CAS:列地址选择通信号。如果地址总线首先发送上行链路，然后发送上面列出的地址，则在RAS和CAS有效期内，它们将分别锁定在锁中。DIN:资料输入DOUT:资料输出，WE=O资料写入WE=1资料读取，WE:允许写入的信号，34，运作方式，资料读取资料写入重新整理工作计时图表参考(请参阅一次只能选择一个(或一个)。38位扩展，存储容量为：如果构成每个单元的比特内存的内存芯片的字符长度小于内存

5、单元的字符长度，则必须执行比特扩展，以确保每个单元的字符长度满足要求。字节数，字符长度，39，位扩展示例，具有8个2164A芯片的64KB内存配置，ls158，AAS，41，字扩展，地址空间扩展。芯片上每个单元的字符长度都符合，但单元数不符合。扩展原则：每个芯片的地址线、数据电缆、控制线并行，单独拉出切片选择团，使每个芯片徐璐占据不同的地址范围。42，单词扩展示例，两个64K8位SRAM筹码，根据128KB容量的内存、43、字符扩展、内存容量和筹码容量确定所需的内存筹码数。执行位扩展以满足字符长度要求。扩展词以满足容量要求。如果内存芯片的容量为LK，请参阅教材p213例5-5，45，5.3只读

6、内存(ROM)以了解配置M N容量的内存所需的筹码数(M/L) (N/K)，44，字符扩展示例)。断电后内容不会丢失。擦除内容需要紫外线擦除。47、EPROM 2764，8K8bit筹码，针脚与SRAM 6264完全兼容。地址信号：A0 A12数据信号：D0 D7输出信号：OE片选择信号：CE编程脉冲输入：PGM，48，2764工作原理，数据读取编程写删除，标准编程方法快速编程方法，编程写功能：各断电后内容丢失电可以擦除。50，典型EEPROM筹码98C64A，8K8bit筹码13条地址线(A0 a12)；8位数据线(d0d 7)；输出允许信号(OE)；允许的信号写入(we)；筹码选择信号(c

7、e)；状态输出端(READY/BUSY)。，51，工作原理，数据读取编程写入删除，字节写入：每个BUSY正脉冲写入字节自动写入页面：每个BUSY正脉冲写入页面(1 32字节)，字节删除：一次删除一个字节切片：一次删除所有，P220，54，工作原理，数据读取编程写入：删除，读取设备内容内部状态寄存器内容读取筹码制造商和设备标记，数据写入，写入软件保护，字节删除，块删除，块删除暂停，55，5.4高速缓存(高速缓存)基本工作原理命中率Cache在CPU和主内存之间添加的高速缓冲内存缓存技术本地时间本地：最近的访问项在不久的将来可能会再次访问空间本地。也就是说，进程访问的项目的地址非常接近徐璐，57，

8、缓存的工作方式，CPU，缓存，主内存，主内存命中率会影响系统平均访问速度系统的平均访问速度。=缓存访问速度命中率RAM访问速度命中率命中率命中率，59，缓存读和写操作，读操作写操作，读旁路读，写重写，60，穿透读，CPU命中时，阻止对CPU主内存的请求并发送数据。如果失败，数据请求将被传递到主内存。61，旁路读取，CPU同时向缓存和主内存发送数据请求。命中时，缓存将数据发送回CPU，并停止对主内存的CPU请求。失败时，缓存不执行任何操作，CPU直接访问主内存。CPU、缓存、主内存、62、写保护、CPU发出的写入信号将与缓存同时写入主内存。CPU、缓存、主内存、63、写(写更新)、数据通常仅写入

9、缓存，当缓存中的数据再次更新时，原始更新的数据将写入主内存中的相应设备，然后应用新数据。CPU、缓存、主内存、更新、写入、64、高速缓存的分层体系结构；主高速缓存：容量通常为8kb - 64kb次高速缓存：容量通常为128k 9 fffh、bffffh、ff fffh半导体存储器可以分为哪两类茄子？需要按时更新的内存芯片是什么？尝试使用完整地址解码方法将6264芯片连接到8088系统总线，并将芯片的第一个地址设为6A000H。如果已知缓存的命中率为0.9，则访问周期为40ns是。主内存的访问周期为100ns。对牙齿缓存存储系统的访问周期是多长？69、5章任务，使用EEPROM筹码NMC98C64A配置16KB内存，地址范围为38000H3BFFFH。使用74LS138解码绘制存储和8088系统总线的连接图。如果READY/