第3章32BitRISC微处理器S3C2410A.ppt

1、第3章32位RISC微处理器S3C2410A、3.1 S3C2410A配置文件、3.1.1 S3C2410A内部结构S3C2410是三星公司推出的16/32位RISC处理器，主要是高性价比、低消耗S3C2410有S3C2410X和S3C2410A两种类型，a型是x型的改良型，具有更好的性能和更低的功耗。 为了降低系统成本，S3C2410A包括单独的16KB命令缓存和16KB数据缓存、用于虚拟内存管理的MMU、支持STN和TFT的LCD控制器、NAND Flash Boot Loader、系统管理器(片) 3通道u 8通道的10位ADC和触摸屏接口、I2C总线接口、I2S总线接口、USB主机、U

2、SB从机、SD主机和多媒体卡(MMC )接口2通道的spi(serialperipheer S3C2410A的CPU内核采用16/32位ARM920T内核，同时采用AMBA (高级微控制器rbusarchitecture )新型总线结构。 图3.1.1 S3C2410A的内部结构框图，3.1.2 S3C2410A的技术特征S3C2410A具有WinCE和Linux支持： ARM920T CPU内核使用命令缓存和数据缓存降低主存储带宽和响应时间对性能的影响，支持ARM调试体系结构。 内部采用了先进的微控制器总线架构(AMBA)(AMBA2.0、AHB/APB )。 MMU是内存管理单元的缩写，名

3、称是内存管理单元，其是用于由中央处理单元(CPU )管理虚拟存储器和物理存储器的控制线路，同时将虚拟地址映射到物理地址，并提供硬件机构的存储器访问许可。 MMU的历史是几年前，当人们还在使用DOS或者更多的OS时，计算机的内存非常小，一般以k为单位进行修正，相应地，当时的程序规模也不大，所以内存容量虽然小，但是可以容纳当时的程序。 但是，随着图形界面的兴起，用户需求的增加，应用程序的规模也不断膨胀，终于在程序员面前出现了一个难题。 那是因为应用程序太大无法收纳在存储器内，所以通常的解决方案是将程序分割成很多被称作overlay的片段。 目标块0首先被执行，结束时调用另一个目标块。 目标块的交换

4、是在操作系统中进行的，但程序员必须先分割程序。 这是一项费时费力的工作，很无聊。 人们为了从根本上解决这个问题必须找到更好的方法。 不久，发现了一种叫做虚拟内存的方法。 虚拟存储器的基本思想是，程序、数据和栈的总大小能够超过物理存储器的大小，操作系统将当前使用的部分保存在存储器中，并将其它未使用的部分保存在盘中。 例如，对于16MB的程序和存储器只有4M字节的机器，通过操作系统的选择，在各时刻将哪个4M的内容保留在存储器中，根据需要在存储器和盘之间交换程序片段，由此能够实现该16M的程序MMU的概念始终存在可以由程序生成的地址的集合，而我们称为地址范围。 这个范围的大小由CPU的位数决定。 例

5、如，32位CPU的地址范围为00 xfffffffffff (4g )，64位CPU的地址范围为00 xfffffffffffffffffffff (64 t )与虚拟地址空间和虚拟地址相对应的是物理地址空间和物理地址，在许多情况下，我们的系统具有的物理地址空间仅仅是虚拟地址空间的子集。 此处举出最简单的例子，对于1台存储器为256M的32bit x86主机来说，其虚拟地址空间范围为00 xFFFFFFFF(4G )，物理地址空间范围为0 x 00000000 x0ffffff (256 m ) 在使用虚拟存储器的情况下，虚拟地址不是直接发送到存储器地址总线，而是发送到存储器管理单元MMU并将

6、虚拟地址映射到物理地址。 中的组合图层性质变更选项。 许多使用虚拟存储的系统都使用称为分页的机制。 虚拟地址空间被分割成称为页(page )的单位，对应的物理地址空间也是页框(frame ) .页和页框的大小必须相同。 在本示例中，有一台可以生成32位地址的计算机，其虚拟地址范围为00 xFFFFFFFF(4G )，该计算机只有256M的物理地址，因此可以运行4G程序，但是该程序不能一次转入内存来执行此机器需要能够存储4G程序的外部存储(如磁盘或闪存)，以便在需要时调用程序片段。 在此示例中，必须确保页面大小为4K，页面框架大小与页面大小相同。 这是因为内存和外围内存之间的传输始终以页为单位。

7、 与4G虚拟地址和256M物理存储相对应，分别包含1M页和64K页的框架。 英特尔制造的80386或更新的CPU与MMU集成。 可提供32BIT的合订4G的地址空间。 ARM制造的CPU、MMU作为协处理器存在。 组合因系列而异。 通常是号码15的协处理器。 ARM MMU提供的分页机制有3种模式：1K/4K/64K 3。 目前的操作系统通常使用4K模式。 ARM920T有两个内部协处理器： CPl4和CPl5。 CPl4用于调试控制，CPl5用于存储系统控制。 总线是CPU与内存和设备进行通信的机制，是在计算机各部分之间传输数据、地址和控制信息的通用通道。 一个微处理器系统可能包含多条总线。

8、 高速设备可以连接到高速总线上。 低速设备可以连接到低速总线上。 桥：公共汽车相连的电路。 amba (高级控制器总线)版本2.0的amba标准定义了三组总线： AHB (高性能amba总线)和asb。 高级性能总线(AHB )适用于高性能、高时钟频率的系统模块，构成高性能的系统骨干总线。 高级系统总线(ASB )是第一代AMBA系统总线，与AHB相比，数据宽度略小。 高级外围总线(APB )是局部次总线，通过桥接到AHB/ASB。 这主要是为了满足不需要高性能管线接口或不需要高带宽接口的设备的互连。 APB只有一个APB桥接器。 将来自AHB/ASB的信号转换为适当的格式，以满足与APB连接

9、的设备的要求。 桥接器锁存地址、数据、控制信号，并且进行辅助解码以选择对应的APB设备。 2 .存储系统管理器支持小型端点方法。 地址空间：每个存储体128mb (字节) (合并1GB )。 注： bank是片选项，片选项支持每个bank可编程的8/16/32位数据总线宽度。 bank0bank 6全部采用固定bank起始地址。 bank 7有可编程的bank开头地址和大小。 8个记忆体记忆体： ROM、SRAM、其他6个ROM、SRAM、SDRAM用的2个。 所有的记忆体库都有可编程的存取周期。 支持通过外部待机信号嵌入总线周期。 支持停电时的SDRAM自刷新模式。 支持多种类型的ROM引导

10、，包括NOR/NAND Flash和EEPROM。 3 n和闪存引导加载器支持从NAND闪存启动。 启动时采用4 KB的内部缓冲区。启动后NAND内存仍作为外部内存使用。 SRAM是英语静态ram的缩写，是具有静态存取功能的内存，无需刷新电路即可存储存储在内部的数据。 不需要DRAM存储器那样的刷新电路，每隔一定时间对DRAM进行刷新充电则内部的数据会消失，因此SRAM具有高性能，但SRAM的集成度较低，相同容量的DRAM存储器能够设定为较小的体积，但是SRAM需要较大的体积一个是“高速缓存”(Cache Memory )，一个是“高速缓存”(Cache Memory )，一个是“固定缓存”(

11、Cache Memory )，一个是插入卡槽中的用于扩展“静态缓存”(coast )的高速缓存另外，为了加速CPU内部的数据的传输，在从80486CPU到CPU的内部也设置了高速缓存，因此，在奔腾CPU中存在所谓的L1高速缓存(L1高速缓存)和l2高速缓存(l2高速缓存)的名词，一般而言，该名词是L1高速缓存SRAM显然速度快，不需要刷新，但是价格高，体积大，所以在主板上还不能用作使用量大的主存储。SDRAM SDRAM 3360同步动态随机存取存储器、同步动态随机存取存储器、同步是指存储器的工作需要同步时钟，内部命令的发送和数据的传输是基于它的动态意味着必须不断更新存储阵列以防止数据丢失随机

12、意味着数据是在指定地址读写的，而不是线性顺序存储的。 SDRAM从发展到现在经过了4代，分别是第一代SDR SDRAM、第二代DDR SDRAM、第三代DDR2 SDRAM、第四代DDR3 SDRAM .只读存储器(Read-Only Memory，只读存储器) 通常用于不需要频繁更改数据的电子系统和计算机系统，即使关闭电源，数据也不会消失。 可编程只读存储器(PROM )、可擦除可编程只读存储器(EPROM )、电可擦除可编程只读存储器(EEPROM )已进一步发展，以便于易于使用和大量生产。 EPROM需要长时间照射紫外光消除，使用方便。 20世纪80年代制作的EEPROM克服了EPROM

13、的不足，但集成度不高，价格高。 ROM:的资料内容写入后不能变更。 PROM:只能记录一次。 EPROM:擦除时，如果将线暴露在紫外线下，则数据会变空，可以重复使用。 为了便于曝光，封装壳体通常预约有石英透明窗。 EEPROM:可在高电场下擦除，无需透明窗。 闪存3360 (闪存)以字节级别进行擦除和改写，而不是整个芯片的改写，因此，闪存比EEPROM的更新速度快。 NOR、NAND闪存NOR和NAND是目前市场上两种主要的非易失性闪存技术。 英特尔于1988年首次开发了NOR flash技术，从根本上改变了EPROM和EEPROM的统一状态。 1989年，东芝宣布了NAND flash结构，

14、强调可以降低每位成本、提高性能，并且可以像光盘一样通过接口轻松升级。 当NOR的特征是芯片内执行(XIP，eXecute In Place )时，应用程序可以直接在闪存中执行而无需向系统RAM读取代码。 NOR具有高传输效率，以14MB的小容量提供高成本效益，但是低写入和擦除速度会对性能产生重大影响。 NAND结构提供了非常高的单元密度、更高的存储密度，写入和擦除速度也更快。适用NAND需要flash的管理和特殊的系统接口。 NOR与NAND的性能比较闪存是非易失性存储器，能够改写被称为块的存储单元块并重新编程。 由于flash装置只能在空白或已清除的储存格中写入，因此在大多数情况下，您必须在

15、写入之前执行清除。 NAND设备执行擦除操作非常简单，NOR在执行擦除操作之前必须将目标块中的所有位写入0。 NOR的读取速度比NAND快一点。 NAND的写入速度比NOR快得多。 NAND的擦除速度比NOR快得多。 大多数写操作需要先执行擦除操作。 NAND的擦除单元小，对应的擦除电路少。 4快取记忆体I-Cache(16 KB )和D-Cache(16 KB )与64路径群组相关联。 使用伪随机数或循环替换算法。 使用“写通”(Write-through )或“写回”(write-back )缓存操作更新主存储。 写缓冲区可以存储16字的数据值和4个地址值。 cache是高速小容量的暂时存储器，可以用高速的静态存储器芯片实现，或者集成在CPU芯片内部，存储CPU最频繁访问的指令和操作数据。 cache的出现基于两个因素：首先，CPU的速度和性能快速提高，主存储速度低，其次是程序执行的局部特征。 因此，将速度比较快、容量有限的S