第三章 逻辑门电路(电子).ppt

1、第三章 逻辑门电路,1 逻辑门电路 2 TTL集成门电路,1 逻辑门电路,门：具有开关作用。 门电路：具有控制信号通过或不通过能力的电路。,一、器件的开关作用,二、半导体二极管的开关特性,开关作用,D正偏导通UD很小电路导通 UD 0.7V,硅管 UD 0.3V,锗管,D反偏截止UD很大电路断开,注:讲课如不特殊说明,均以硅管为例.,三、半导体三极管的开关特性,开关作用,截止,饱和,放大,Vbe Vbc,反偏反偏， ibic 0，开关断开。,正偏反偏， ic ib， 线性放大。,正偏正偏， ib Ibs ， 开关闭合。,开关作用（续）,临界饱和： 饱和系数：,B越大，饱和越深； 反之饱和则浅,

2、Vbc0 V 时，T处于临界饱和,例1:计算图示电路的临界饱和电流。, =30 Vces=0.3V,四、基本门电路,对应三种基本逻辑运算，有三种基本门电路,二极管与门（D与门）,电路,原理,电路分析要求出输入的 各种组合与输出的关系,电位表：,二极管与门(续),0低电位,1高电位,实现了与逻辑功能,实现了与逻辑功能,符号, 二极管或门（D或门）,电路,原理,电位表：,0低电位,1高电位,实现了或逻辑功能,实现了或逻辑功能,符号,国标 惯用 国外, 晶体管非门 (反相器),符号,电路,原理,电位表：,实现了非逻辑功能,实现了非逻辑功能, 复合门,把单级门电路级联起来,构成复合门,如:与非门、或非

3、门等等。, 正逻辑,门电路的输入、输出电压定义为：, 负逻辑,说明： 前面所述基本门电路均以正逻辑定义。 同一个逻辑门电路，在不同逻辑定义下， 实现的逻辑功能不同。 数字系统中，不是采用正逻辑就是采用 负逻辑，而不能混合使用。 本书中采用正逻辑系统。,低电位 0,高电位 1,门电路的输入、输出电压定义为：,低电位 1,高电位 0,五、逻辑约定,2 TTL集成门电路(与非门),集成门电路按开关元件分类,集成：把晶体管、电阻、和导线等封装在一个芯片上。,一、电路,多发射极 输入级,中间 倒相级,推挽 输出级,输出级：由T3、T4、T5和R4、R5组成，其中T3、T4构成复合管，与T5组成推拉式输出

4、结构，具有较强的负载能力。,1V,Vb1=0.3+0.7=1V,3.6,3.6,0.3,二、工作原理,T1深饱和 T2截止 T5截止,1. 输入有低电平（0.3V）时,不足以让 T2、T5导通,1V,uo=5-uR2-ube3-ube43.6V高电平！,1. 输入有低电平（0.3V）时(续),T1深饱和 T2截止 T5截止,T3微饱和 T4放大,结论1:输入有低时,输出为高,T1:倒置,Vb1=2.1V Vc1=1.4V,全反偏,1V,2. 输入全为高电平（3.6V）时,2.1V,1.4V,T1管:Ve1=3.6V Vb1=2.1V Vc1=1.4V T1管在倒置工作状态,3.6V,T2,T5

5、管饱和导通, Vce2=0.3V 所以:Vc2=1VT3:放大 Vb4=0.3V T4:截止,0.3V,T2:饱和 T5:饱和,T3:放大 T4:截止,uF=0.3V,2. 输入全为高电平（3.6V）时(续),3.6V,T1:倒置,T2:饱和 T5:饱和,T3:放大 T4:截止,结论2:输入全高时,输出为低,T5饱和, Vce5=0.3V,工作原理小结:,输入有低电平（0.3V）时 VF=3.6V,2. 输入全为高电平（3.6V）时 VF=0.3V,T1:倒置 T2:饱和 T3:放大 T4:截止 T5:饱和,T1深饱和 T2截止 T3微饱和 T4放大 T5截止,3. 逻辑功能,3. 输入多发射

6、极的作用,TTL集成门在输入级采用晶体管多发射极， 其作用是: 1.参数一致性好; 2.缩小体积; 3.缩短T2从饱和向截止的转换时间加速转换过程。 (即加速输入由全“1”输入有“0”的转换过程),4. 推挽输出电路的作用,输出级采用推挽电路提供比较大的带负载能力.,TTL集成电路的外特性：,电压传输特性 VO = f(Vi) 输入/输出特性,VOH输出高电平，,VOL输出低电平，,VOFF关门电平，,VON开门电平：,VT门坎电平，,噪声容限：VNH ，VNL。, 输入伏安特性 ii = f（Vi）,输入负载特性 Vi = f（Ri）,开门电阻 RON,，关门电阻 ROFF,输出特性 Vo

7、= f（ io ）,输出低电平，,输出高电平,输入短路电流IIS,输入漏电流IIH,灌电流,拉电流,扇出系数,三、电压传输特性,输出电压VO随输入电压Vi变化的关系曲线，即 VO = f(Vi)。,测试电路,传输特性曲线, 电压传输特性,电压传输特性分析,BC段：线性区，当0.6VVi1.3V， 0.7VV b21.4V时，T2开始导通，T5仍截止，VC2随Vb2升高而下降，经T3、T4两级射随器使VO下降。,AB段：截止区,当VI0.6V，Vb11.3V时，T2、T5截止，输出高电平VOH = 3.6V,CD段：转折,Vi=1.4V,T2、T5饱和。,DE段：饱和区,Vi1.4V VO0.3

8、V,几个参数,VOH输出高电平：,VOL输出低电平：,与非门输入有低时，Vo VOH,产品规范值:VOH2.4V 典 型 值: VOH3.6V 标准高电平: VOH=VSH=2.4V,与非门输入全高时，Vo VOL,产品规范值:VOL0.4V 典 型 值: VOL0.3V 标准低电平: VOL=VSL=0.4V,1. VOH 和 VOL都是对具体门输出高、低电平电压值的 要求。 2.高电平表示一种状态，低电平表示另一种状态， 一种状态对应一定的电压范围，而不是一个固定值。,说明：,几个参数（续）,VOFF关门电平：,VON开门电平：,VT门坎电平：,与非门在保证输出为高电平时， 允许的最大输入

9、低电平值。 VOFF0.8V,与非门在保证输出为低电平时， 允许的最小输入高电平值。 VON2 V,此时输入有低,此时输入全高,噪声容限,定义： 高电平噪声容限 VNH VSH VON 2.420.4V 低电平噪声容限 VNL VOFF VSL 0.80.4V0.4V,在保证输出高、低电平性质不变的条件下，输入电平的允许波动范围称为输入端噪声容限。,四、输入/输出特性, 输入伏安特性：输入电压与输入电流之间的关系曲线，即ii = f（Vi）,IR1,Ii,-1.4mA,1.4V,IIH=50A,测试电路,特性曲线,输入伏安特性(续1), 输入短路电流IIS,Vi = 0V时由输入端流出的电流。

10、,IR1,Ii,-1.4mA,Vi = 01.4V时, IC1变化很小, Ii的绝对值也只略有减少。,设定正方向,输入有低, T2截止。,输入伏安特性(续2),输入漏电流IIH（输入高电平电流）,IR1,Ii,-1.4mA,IC1,假定正方向,Vi = 3.6V时,由输入端流入的电流。,IIH=50A,Vi 1.4V时, T2始导通，IC1迅速增大 Ii迅速减小。,= 3.6V,输入全高，T1倒置，Ii流入T1,即输入端通过电阻R接地时的特性,输入端 “1”,“0”？,输入负载特性,Vi,ViVT=1.4V 时,相当输入低电平， 所以输出为高电平。,R较小时,R增大时,RVi=VT 时，输入变

11、高， 输出变低电平。此时Vi1.4V。,1.4V,Vi=VT 时，T2、T5导通，Vb12.1V,使Vi钳在1.4V。,R单位: K,悬空的输入端（Ri）相当于接高电平。,2. 为了防止干扰，可将悬空的输入端接高电平（如Vcc）。,说明,开门电阻 RON,关门电阻 ROFF,在保证与非门输出为低时， 允许输入电阻R的最小值。,在保证与非门输出为高时，允许输入电阻R的最大值。,RON2 K,ROFF0.8 K,当RI RON时， 相当输入高电平。,当RI ROFF时， 相当输入低电平。,输出特性,输出低电平,说明: 输出为低,灌电流负载。,IL,20mA,0.4V, T5饱和,Rce5很小,故I

12、L上升时,VOL上升很慢,基本呈线性关系。,当VOL VSL0.4V后，低电平输出逻辑关系被破坏,故IL灌受限制。,输出高电平,RL,IL,说明: 输出为高,拉电流负载。,IL较小时,T3处在浅饱和区(VCE3 较大)，ILIR4 VR4 VCE3 VO基本不变。,当IL5mA后,T3进入饱和区， VCE3VCES3保持不变，VO随IL上升而下降。,3.6V,2.4V,20mA,5mA,IR4,当VOLVSH2.4V后,高电平输出逻辑关系被破坏,故IL拉 受限制。,门电路输出驱动同类门的个数,前级输出为 高电平时拉电流负载。,扇出系数,因IL拉受限制，故负载数量有限。,前级,前级输出为 低电平

13、时灌电流负载。,因IL灌受限制，故负载数量有限。,输出低电平时，流入前级的电流（灌电流）：,输出高电平时，前级流出的电流（拉电流）：,一般与非门的扇出系数为8。,由于IOL、IOH的限制，每个门电路输出端所带门电路的个数有限，一般 N灌N拉。,工作速度,tpd1,tpd2,平均传输时间,主要性能,五、主要性能和主要参数,改进措施,主要取决于存储时间ts， 5管门电路 tpd40ns,TTL与非门的改进,存在问题：TTL门电路工作速度相对较快，但由于当输出为低电平时T5工作在深度饱和状态，当输出由低转为高电平，由于在基区和集电区有存储电荷不能马上消散，而影响工作速度。,有源泄放,由T6、R6和R

14、3构成的有源泄放电路来代替T2射极电阻R3,可能工作在饱和状态下的晶体管T1、T2、T3、T5都用带有肖特基势垒二极管（SBD）的三极管代替，以限制其饱和深度，提高工作速度。 平均 tpd24ns,抗饱和电路,SBD特点： 与普通二极管一样，具有单项导电性； 开启电压低，约0.4V； 多数载流子导电，电荷存储效应小。,原理：当Vbc0.4V时,SBD导通,将Ib分流,避免T进入深饱和。,原理：当Vbc0.4V时,SBD导通,将Ib分流,避免T进入深饱和。,主要性能（续）,负载能力：,空载功耗:,抗干扰能力:,扇出系数 N8,低电平抗干扰能力VNL0.4V 高电平抗干扰能力VNH0.4V,截止功

15、耗 POFF : 较小 导通功耗 PON :较大, PON =几十毫瓦,工作速度:,典型 tpd40ns,主要参数:,自学,TTL系列说明,发展方向:,高速、低功耗,六、二种特殊门,集电极开路门(OC门),电路,VCC1,1.正常使用时，输出端必须外接负载电阻RL。 2. VCC1和VCC2可以不等。,普通门电路,集电极开路门电路,F,A,B,C,&,符号,F,F=F1F2F3,RL,直接将两个逻辑门的输出连接起来，实现与的逻辑功能。, OC门的用途,1) 实现“线与”功能,F=F1F2F3?,(1)F1，F2，F3有低电平时,F=F1F2F3?,所以：F=F1F2F3,(2)F1，F2，F3

16、全部高电平时,问题,1. 一般的TTL与非门能否线与？,不能,2)电平转移功能,转移电平 “1”10V “0” 0.3V,上拉电阻RL的确定,RL的取值范围根据其所带负载而定。,（自看）,三态门电路,通常数字逻辑是二值的，即仅0，1值，其所对应电路的输出电平是高、低两种状态。在实际电路中，还有一种输出为高阻抗的状态(既非高电平又非低电平的状态) ，被称之为第三状态。于是数字电路的输出就有：0、1和Z（高阻）的三种状态。具有这种功能输出的电路称三态逻辑电路或称三态门电路。,电路,E称为控制端、使能端,1,原理,结论：,E1时，电路具备自身逻辑功能,E=1,原理（续）,0,结论：,E0时，电路输出

17、为高阻状态。,FZ（高阻）,E=0,功能表,符号,功能表,分时控制各个门的CS端，就可以让各个门的输出信号分别进入总线。,同一时刻，只允许一个门进入总线。其他门必须保持为高阻状态,三态门用途,1,注意和OC门线与的区别！, 总线连接电路,两个三态门组成的电路， 门1为低电平使能 门2为高电平使能,实现数据的双向传输,三态门用途（续）,多余端处理,防止干扰信号引入、稳定可靠；不改变电路的工作状态。,TTL门电路悬空相当于接高电平；,常用方法：,与输入（与门、与非门、与或非门）：,或输入（或门、或非门）：,接地电平（GND）,原则：,四、CMOS传输门(TG),VOVI,符号：,3. CMOS双向模拟开关,1,五、CMOS系列器件,4000系列,:基本CMOS门电路,4000B / 4500 / 5000 系列,:改进CMOS门电路,74HC/74HCT系列,:高速CMOS门电路，引脚与TTL兼容,Bi-CMOS (74BCT)系列门电路:,输入部分使用CMOS电路，输出部分使用TTL电路，同时具有CMOS门电路的低功耗和TTL电路的高速度，兼容TTL门电路，传输延迟可以低到1ns以下。,CC4011 中国造 MC4011 美,摩托罗拉 CD4011 美,无线电公司 HD4011 日,日立公司 （4011：2输入端4与非门）,多余端处理,防止干扰信号引入、稳定可靠；不改变电路的