数字电路与逻辑设计 徐秀平 第4章 双稳态触发器答案.ppt_第1页
数字电路与逻辑设计 徐秀平 第4章 双稳态触发器答案.ppt_第2页
数字电路与逻辑设计 徐秀平 第4章 双稳态触发器答案.ppt_第3页
数字电路与逻辑设计 徐秀平 第4章 双稳态触发器答案.ppt_第4页
数字电路与逻辑设计 徐秀平 第4章 双稳态触发器答案.ppt_第5页
已阅读5页,还剩13页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、,基本RS触发器逻辑功能表,简化功能表,状态转换图,4-2题,2 同步RS触发器的电路及工作原理,电路,基本RS触发器,逻辑符号,只有在CLK1时, RS才能起作用,输入控制门,同步RS触发器功能表,时钟触发方式的动作特点:,在CLK0期间, SR触发器的状态不变化。只有CLK=1期间,S和R的信号都能通过引导门G3和G4门,从而使得触发器置成相应的状态;,在CLK1的全部时间里S和R的变化都将引起触发器输出端状态的变化。在CLK回到0以后,触发器保存的是CLK回到0以前瞬间的状态。,这种在CLK由“0”到“1”整个正脉冲期间触发器动作的控制方式称为时钟触发方式。,4-3题,4.3.1 主从J

2、K触发器,虽然主从RS触发器克服了同步RS触发器在CLK=1期间的输出状态不断随输入变化而变化,但仍然存在约束条件。为了使触发器输入数据不受约束,则将主从RS触发器的输出端反馈到输入端,构成了主从JK触发器。,电路,逻辑符号,工作原理:, JK0,主触发器保持原态,则触发器(从触发器)也保持原态。即,Q*Q, J0,K1,0,1,若Q0, Q1,S主=J Q 0 R主KQ=0,主触发器保持原态Q*主= Q主 = 0,若Q1, Q0,S主0 R主1,在CLK1时,主触发器翻转为“0”,即Q*主= 0,Q*= 0, J1,K0,1,0,若Q0, Q1,S主 J Q 1 R主KQ=0,在CLK1时,

3、 Q*主= 1,Q主* = 0,若Q1, Q0,S主0 R主0,Q*主1,Q*= 1,J1,K1,1,1,若Q0, Q1,S主 J Q 1,R主KQ=0,在CLK1时,主触发器翻转为“1”即 Q*主= 1,若Q1, Q0,S主0 R主1,在CLK1时,主触发器翻转为“0”,即 Q*主= 0,Q*= Q ,脉冲触发方式的动作特点:,1.分两步动作:第一步在CLK1时,主触发器受输入信号控制,从触发器保持原态;第二步在CLK到达后,从触发器按主触发器状态翻转,故触发器输出状态只改变一次 。CLK 到达时从触发器的状态不一定能按此刻输入信号的状态来确定,而必须考虑整个CLK1输入信号的变化过程。,2

4、.因为主从JK触发器收到反馈回来的输出端的影响,在CLK1期间,主触发器只可能翻转一次,一旦翻转了就不会翻回来。但主从SR触发器在CLK1期间S、R多次改变时主触发器会多次翻转。,主从JK触发器芯片74HC72简介,管脚图,功能表,逻辑符号,置位端,复位端,4-4题,J= X Q , KQ,4.3.2 边沿JK触发器,由于主从JK触发器存在一次变化问题,所以抗干扰能力差。为了提高触发器工作的可靠性,希望触发器的次态(新态)仅决定于CLK的下降沿(或上升沿)到达时刻的输入信号的状态,与CLK的其它时刻的信号无关。这样出现了各种边沿触发器。,逻辑电路,逻辑符号,触发脉冲下降沿翻转,动作特点:,输出端状态的转换发生在CLK的上升沿或下降沿到来时刻,而且触发器保存下来的状态仅仅决定CLK上升沿或下降沿到达时的输入状态,而与此前后的状态无关。,边沿触发器的共

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论