（粒子物理与原子核物理专业论文）基于fpga的多路脉冲时序控制电路设计与实现.pdf

四川太学硕： 学位论文 基于f p g a 的多路脉冲时序控制电路设计与实现 粒子物理与原子核物理专业 研究生：陈满指导教师：杨朝丈 在团簇与激光相互作用的研究中和在团簇与加速器离子束的碰撞研究中， 需要对加速器束流或者激光束进行脉冲化与时序同步，同时用于测量作用产物 的探测系统如飞行时间诺仪( t o f ) 等要求各加速电场的控制具有一定的时序 匹配。在整个实验中，需要用到符合要求的多路脉冲时序信号控制器，而且要 求各脉冲序列的周期、占空比、重复频率等方便可调。为此，本论文基于f p g a 设计完成了一款多路脉冲时序控制电路。 本文基于a l t e r a 公司的c y c l o n e 系列f p g a 芯片e p l c 3 t 1 0 0 ( 3 8 ，设计出了 一款可以同时输出8 路脉冲序列、各脉冲序列之间具有可调高精度延迟、可调 脉冲宽度及占空比等。论文讨论了f p g a 芯片结构及开发流程，着重讨论了较 高频率脉冲电路的可编程实现方法，以及如何利用v h d l 语言实现硬件电路软 件化设计的技巧与方法，给出了整个系统设计的原理与实现。讨论了高精密电 源的p w m 技术原理及实现，并由此设计了f p g a 所需电源系统。给出了配置 电路设计、数据通信及接口电路的实现。开发了上层控制软件来控制各路脉冲 时序及属性。 该电路工作频率2 0 0 m h z ，输出脉冲最小宽度可达到1 0 n s ，最大宽度可达 到u s 甚至m s 量级。可以同时提供1 路同步脉冲和7 路脉冲，并且7 路脉冲相 对于同步脉冲的延迟时问可调，调节步长为5 m 。 关键字：f p g a ，v h d l ，时序控制，多通道脉冲序列 t 一 _ i 四川大学硕士学位论文 d e s i g nt i m i n g - c o n t r o lc i r c u i tf o rm u l t i c h a n n e l p u l s e sb a s e do nf p g a m a j o r ：p a r t i c l ea n dn u c l e a rp h y s i c s c ，r a d u a t e ：c h e nm a n s u p e r v i s o r ： y a n gc h a o - w e n w h e nr e s e a r c h i n gt h ei n t e r a c t i o np r o c e s $ o fl a s e rp u l s e 州n la t o m i cc l u s t e r s , a n dt h ec o l l i s i o np r o c e s so f a t o m i cw i t hi o nb e a mf r o ma c c e l e r a t o r , i ti sn e c e s s a r yt o t u r nl a s e rb e a mo ri o nb e a mf r o ma c c e l e r a t o ri n t ol a s e rp u l s eo ri o np u l s e s o m e t i m e s ， t h e s es i g n a l sm u s tb es y n c h r o n o u s o t h c r w i s e t h es y s t e mu s i n gt om e a s u r er e s u l t r e q u i r e st h a tt h e s es i g n a l sm u s tb es y n c h r o n o u s t h e s es i g n a l su s u a l l yu s et oc o n t r o l e l e c t r i c f i e l dw i t hf u n c t i o no fa c c e l e r a t i n gi o n t o fi sb e l o n g e dt ot h es y s t e m s o m e t i m e s , m a n ys i g n a l sa mr 既l u i r e dt om a t c hi nt i m e i nt h ep r o c e $ 5o f e x p e r i m e n t , i n s t n m l c n tt oc o n t r o lt i m ef o rm u l t i c h a n n e ip u l s e si sn e c e s s a r ya n dt h a tt h o s e c h a r a c t e r so fp u l s e sa r ev a r i a b l e t h o s ec h a r a c t e r si n c l u d ep e r i o do fp u l s e , r a t eo f w i d t ho f p u l s ea n dp e r i o d , n u m b e ro f p u l s e sf r o mo n ec h a n n e l s o ，d e f i g n e rf i n i s h e d t h et u n i n g - c o n t r o lc i r c u i tf o rm u l t i c h a n n e lp u l s e sb a s e do nf p g a t h i sp a p e rf i n i s h e dp u l s c c i r c u l tb a s e do ne p l c 3 t 1 0 0 c gf p g a c h i pb e l o n g e d t oc y c l o n ef a m i l yo fa l t e r ac o r p o r a t i o n t h ec i r c u i tc a r dc a np r o v i d es e v e r a l f u n c t i o n s ：8p i l l s 嚣，m u l t i c h a n n e lp u l s e st i n a i n g - c o n t r o l ，a d j u s t a b l ep e r i o do fe v e r y p u l s e , a d j u s t a b l er a t eo fp u l s ea n dp e r i o d , a d j u s t a b l ed e l a y - t i m eo fe v e r yp u l s er e f e r t os y n c h r o n o u ss i g n a l i nt h ep a p e r , a u t h o ri n t r o d u c e di n t e r n a l - f r a m eo ff p g a c h i p a n dm e t h o dd e s i g n e df p g a o t h e r w i s e ，t h ep a p e rd i s c u s s e dd e s i g nm e t h o da b o u t p u l s ew i t hh i g h e r - f r e q u e n c yb a s e do nd i g i t a lp r o g r a m m e dc h i p a n dh o wt om a k e i l s c o fv h d ld e s i g nh a r d - w a c i r c u i ta n ds h o wt h ep r i n c i p l ea n dm e t h o da b o u th o wt o f i n i s ht h ei l l s m l l i l e m a u t h o ra l s od i s c u s sm e a n sa n df i n i s h e dd e s i g np r e c i s i o np o w e r u s i n gp w mt e c h n o l o g y , a n dt h ep a p e ra l s os h o w e dc o n f i g u r a t i o ns c h e m ea n da s c o n f i g u r a t i o np r o c e s sa n dd a t ac o m m u n i c a t i o ns y s t e ma n di n t e r f a c ec i r c u i t f i n a l l y , i i 四川大学硕士学位论文 d e s i g n e re x p l o i tw i n d o w sp r o g r a m , w h i c h c a nc o n t r o lf p g a s y s t e m w h e nc l o c ki s2 0 0 m h z ，w i d t ho ft h eo u t p u tp u l s ef r o mt h ec i r c u i ti sl i t t l et h e s 锄e 1 0 n sa n db i gt h es a m ea s 心，s om u c h 弱“m s 9 9s c a l a r i na d d i t i o n ，i tc a n p r o v i d e7p u l s e sa n d1s y n c h r o n o u ss i g n a la tt h es a m et i m e e v e r yp u l s e sd e l a y - t i m e r e f e rt os y n c h r o n o u ss i g n a la d j u s t5 n ss t e pb ys t e p k e yw o r d ：f p g a ，v h d l ，t i m i n g - c o n t r o l ，m u l t i c h a n n e lp u l s e s 1 1 1 _ ， # ， j ， 四川大学硕士学位论文 第一章绪论 脉冲时序控制电路应用十分广泛在核物理研究中，常常需要特殊时间结 构的束流，在工业控制方面也需要特定的时序电路这些都给脉冲时序控制电 路的设计提出了新的课题 1 1设计脉冲时序控制电路的目的 在团簇与激光相互作用的研究中和在团簇与加速器离子束的碰撞研究中， 需要对加速器束流或者激光束进行脉冲化与时序同步，同时用于测量作用产物 的探测系统如飞行时间谱仪( t o f ) 等要求各加速电场的控制具有一定的时序 匹配。在整个实验中，需要用到符合要求的多路脉冲时序信号控制器，而且要 求各脉冲序列的周期、占空比、重复频率等方便可调。团簇源产生与测量系统 的实验框图如图1 1 所示 团 壤 发 生 释 援掘 图1 1 测量团簇大小与分布的t o f 整个系统以团簇发生器的g a t e 信号为起始信号。当g a t e 信号有一个由低到 高跳变时，打开超声喷嘴阀门，腔内的气体原子经超声喷嘴后冷却凝聚而成团 簇团簇的大小与分布用后续的飞行时间谱仪进行测量。电子枪产生的电子 流由e d 电极引出，将中性团簇电离，之后团簇离子进入第一加速电场、第二加 速电场而被加速，再经过电磁透镜及偏转电场后，沿飞行管道飞行，最后用微 四j i i 大学硕士学位论文 通道板m c p 探测器记录从脉冲阀门歼启到m c p 记录到团簇信号，要求g a t e 信号、电子枪引出电场e o 、第一加速电场e l 、第二加速电场e 2 、偏转电场e 3 以及m c p 探测触发信号t r i g 之问具有一定的时序，而且根据实验情况，能够进 行灵活调整。上述控制时序如图1 2 所示。 一a t n ll ii i l k 。釜扪li ! ll 釜兰兰= j ll ； l t 釜= 三兰兰圭= 蜩 i | e l ，卜型ii ；i e z 釜= 釜= 竺羔= 兰于 l| 。= 圣= = 兰垒= 兰= ， i t r i 。妾i f t 6 一：i 一：一一= ：= 二末! l 皇时起点 ： ： 图1 2 团簇研究实验中各控制信号时序示意图 1 2 脉冲时序控制电路的研究现状 目前，大多数的i t s 量级脉冲发生器都是由模拟电路构成。其产生原理是利 用r l c 或者是r c 电路的谐振产生脉冲，根据选取不同的r 、c 和l 值获取不 同频率的脉冲1 4 1 田，然后在后端采用触发电路完成对脉冲的整形后输出。这种电 路有其自身的优势，但也由于其固定的电路参数而使其产生的脉冲具有固定的 频率和幅度，这限制了它的通用性。同时，由于模拟电路易受温度等外界条件 的影响而稳定性差这也限制了它在高精度，并要求可调节脉冲领域的应用 随着计算机技术和大规模集成电路的快速发展和数字复杂可编程逻辑器件的大 量普及，利用复杂可编程逻辑进行数字设计，完成高精度而且可灵活调整的脉 冲发生器成为可能有人用复杂可编程逻辑器件c p l d 并结合数字延迟线设计 完成了纳秒量级的多通道数字延i 影脉冲发生器1 6 1 利用可编程计数器定时器 作为脉冲参数的控制，从而实现高精度脉冲及其延迟的设计，并成功应用。但 他们这种设备的脉冲宽度最小值为l o o n s ，而且只有5 路脉冲输出，没有同步信 2 电路必然容易受到 新一代数字可编程 及占空比可调节的 调节，调节步长为 而且外部晶振频率 只有2 0 m h z ，经内部倍频后可达2 0 0 m h z 。结果经过测试，达到理想效果。 1 3f p g a 开发的优点 f p g a 是f i e l dp r o g r a m m a b l eg a t e a r r a y ( 现场可编程逻辑门阵列) 的缩写 它是在c p l d ( 复杂可编程逻辑器件) 的基础上发展起来的高性能可编程逻辑 器件利用f p g a 设计具有以下优点： 硬件设计软件化 - ， 。 一，乒 这是f p g a 开发的最大优势传统硬件电路设计先要进行功能设计，然后 进行电路板级设计并做成电路板后进行调试，如果电路中有什么错误，整个电 路板都将作废，这是很不经济的f p g a 的开发在功能层面上可以完全脱离硬 件而在e d a 软件上做软仿真。当功能确定无误后可以进行硬件电路板的设计 最后将设计好的，由e d a 软件生成的烧写文件下载到配置设备中去，进行在线 调试，如果这时的结果与要求不一致，可以立即更改设计软件，并再次烧写到 ： 配置芯片中而不必改动外接硬件电路。 高度集成化，高工作频率 一般的f p g a 内部都集成有上百万的逻辑门，可以在其内部规划出多个与 传统小规模集成器件功能相当的模块这样将多个传统器件集成在同一芯片内 部的方法不但可以改进电路板的规模，还可以减少p c b 布线的工作由于各个 模块都是集成在f p g a 芯片内部，这就很大程度地解决了信号的干扰问题，使 ， 得f p g a 的工作频率可以大幅度的提高另外，一般的f p g a 内部都有p l l 倍 ， 频和分频电路模块，这样可以在外部采用较低频率的晶振而在内部获得较高频 率的时钟，这进一步解决了电磁干扰和电磁兼容问题 一 支持多种接口 f p g a 芯片可支持多种标准的接口电平，可通过e d a 开发工具来选定采用 什么样的接口标准，包括常用的r r l 和差分输入等。这便于后端各种不同接口 3 四川大学硕士学位论文 电路的匹配 1 4多路脉冲时序控制电路设计要求及思路 1 4 1 设计要求 本工作开发的脉冲时序控制系统功能： l 、具有7 路脉冲输出和l 路同步信号输出； 2 、7 路脉冲的周期和占空比可由上层程序灵活调节，而且同步脉冲的 宽度也要求可调节； 3 、每路脉冲均相对于同步信号可以延迟，且延迟时间可调节； 4 、每路脉冲在一次任务中输出的脉冲个数能预先确定。 1 4 2 设计思路 根据要求，确定采用以f p g a 为主控芯片的控制系统。整体共分为四大部 分：系统电源、f p g a 及其配置电路、数据通信，接口电路。控制卡的系统框图 如图1 3 所示 图1 3 控制卡系统框图 冲 譬 出 f p g a 系统内核电压为1 5 v ，接口电压采用3 3 v 电压标准。由于f p g a 对 四川大学硕士学位论文 电源稳定性要求很高，传统的三端集成电压转换器件达不到要求，本工作采用基 于p w m 技术的高稳定度电源器件为f p g a 及单片机系统供电 f p g a 采用a l t e r a 公司的c y c l o n e 系统的e p i c 3 t 1 0 0 款芯片进行设计 配置电路采用专用配置芯片e p c s i ，它内部有4 m 的f l a s h 工艺的空间存 储整个f p g a 的配置信息其配置方式采用a s ( a c t i v es e r i a lm o d e ) 配置模式 数据通信系统采用p c - m c u - - f p g a 的数据链结构。p c 通过r s - 2 3 2 标准接口 将信息传给单片机，单片机再将数据直接发送给f p f ；a 。 f p g 虽然支持多种接口标准，但它本身带负载能力很差，所以，仍然有必 要设计接口驱动电路接口电路部分采用分离三极管电路构成。 ：疃簟， 四川大学硕士学位论文 第二章f p g a 开发介绍 随着微电子设计技术与工艺的发展，数字集成电路从电子管、晶体管、中 小规模集成电路、超大规模集成电路( v l s i c ) 逐步发展到今天的专用集成电 路( a s i c ) a s l c 的出现降低了产品的生产成本，提高了系统的可靠性，缩小 了设计的物理尺寸，推动了社会的数字化进程但a s l c 设计周期长，改版投 资大，灵活性差等缺点制约着它的应用范围。硬件工程师总希望有一种更灵活 的设计方法，根据需要，在实验室就能设计、能更改的大规模数字逻辑，研制 自己的a s i c 并马上投入使用，这是可编程逻辑器件提出的基本思想。 f p g a 是f i l e dp r o g r a m m a b l eg a t ea r m y 的缩写，即现场可编程逻辑阵列。 f p g a 是在c p l d 的基础上发展起来的新型高性能可编程逻辑器件，它一般采 用s r a m 工艺。也有一些专用器件采用f l a s h 工艺或反熔丝( a n t i f u s e ) t 艺 等。f p g a 的集成度很高，其器件密度从数万系统门到数千万系统门不等，可 以完成极其复杂的时序与组合逻辑电路功能，适用于高速、高密度的高端数字 逻辑电路设计领域。f p g a 的基本组成部分有可编程输入，输出单元、基本可编 程逻辑单元、嵌入式块r a m 、丰富的布线资源、底层嵌入功能单元、内核专用 硬核等。目前，f p g a 的主要器件供应商有：x i l i n x 、a l t e r a 、l a t t i c e 、a c t e l 和 a t m c l 等。 2 1 c y c i o n e 系列f p g a 介绍 c y c l o n e 系列f p a g 是a l t e r a 公司产品，它一共由六部分组成，分别为可编 程输入输出单元、基本可编程逻辑单元、嵌入式块r a m 、布线资源、底层嵌 入功能单元和内嵌专用硬核等，结构框图如图2 1 所示 可编程输入，输出单元 输入腧出( i n p u t o u t p u t ) 单元简称单元，它们是芯片与外界电路的接 口部分，完成不同电气特性下对输入输出信号的驱动与匹配需求为了使f p g a 有更加灵活的运用，目前大多数的f p g a 的i o 单元被设计为可编程模式，即通 过软件的灵活配置，可以适配不同的电气标准与i 0 物理特性；可以调整匹配阻 抗特性，上拉，下拉电阻；可以调整输出驱动电流的大小等一般支持的常见的 电气标准有l v l r l 、l v c m o s 、s s t l ，h s t l 、l v d s 、l v p e c l 和p c i 等。 6 图2 1f p g 结构原理图 基本可编程逻辑单元 基本可编程逻辑单元( l e ，l o g i ce l e m e n t ) 是可编程逻辑的主体，可以根，0 、 据设计灵活地改变其内部连接与配置，完成不同地逻辑功能f p c 认一般是基 于s r a mt 艺的，其基本可编程逻辑单元几乎都是有查找表( l u t ，l o o ku p t a b l e ) 和寄存器( r c g i s t e r ) 组成的。f p g a 内部查找表一般为4 输入，查找表 一般完成纯组合逻辑功能f p g a 内部有很灵活的寄存器，可以按要求配置成 带同步异步复位和置位、时钟使能的触发器( f f ，f i i pf l o p ) ，也可以配置成锁 存器( l a t c h ) 而f p g a 利用其内部的寄存器完成同步时序的设计 嵌入式块i 认m 目前大多数f p g a 都有内嵌的块r a m ( b l o c kr a m ) f p g a 内部嵌入可 编程r a m 模块，大大的拓展了f p g a 的应用范围和使用灵活性f p g a 内嵌的 块r a i v i 一般可以灵活地配置了单端口r a m ( s p r a m ，s i n g p o r t r a m ) ，双端 口r a m ( d p r a m ，d o u b l ep o r t sr a m ) 、伪双端口r a m ( p s e u d od p r a m ) 、 c a m ( c o n t e n t a d t h e s s a b l em e m o r y ) 、f i f o ( f i r s ti nf i r s to u t ) 等常用存储结构 布线资源 f p g a 内部有着丰富的布线资源，这些布线资源根据工艺、长度，宽度和 分布位置的不同而被划分为不同的等级，有一些是全局性的专用布线资源，用 四川大学硕士学位论文 以完成器件内部的全局时钟和全局复位，置位的布线；一些叫做长线资源，用以 完成器件b a n k ( 分区) 问的一些高速信号和一些第二全局时钟信号的布线；还 有一些叫做短线资源，用以完成基本逻辑单元之间的逻辑互联与布线；另外 在基本逻辑单元内部还有着各式各样的布线资源和专用时钟、复位等控制信号 线。 底层嵌入单元 底层嵌入功能单元是指那些通用程度较高的嵌入式功能模块，比如p l l ( p h a s el o c k e dl o o p ) 、d l l ( d d a yl o c k e dl o o p ) 、d s p 、c p u 等。我们的设 计中运用到了p l l 嵌入单元，该模块单元的生成是通过开发平台的i p 核生成 器自动生成的 内嵌专用硬核 这里的专用硬核与底层嵌入功能单元是有区分的，这里讲的内嵌专用硬核 主要是指那些通用性相对较弱的，不是所以f p g a 器件都包含的硬核( h a r d c o r e ) c y c l o n e 系列f p g a 的功能单元一览表如表2 1 所示。 表乙 c y c l o n e 系列f p 弘的功能单元一览表 2 2f p g a 设计流程 f p g a 的设计大都采用至上而下的设计方法，即从系统整体要求出发，至 上而下的逐步将系统内容细化，最后完成系统硬件的整体设计整个设计包含 设计准备、设计输入、功能仿真、时序仿真、布局布线，综合、综合后仿真、 编程下载等。 ( 1 ) 设计准备 在系统设计前，要对系统进行方案论证，系统设计、器件选择等准备工作 四川大学硕士学位论文 根据系统要求，如系统的功能要求和复杂程度，对工作速度和器件本身的资源、 成本及连线的可布性进行必要的权衡，选择合适的方案和器件。 ( 2 ) 设计输入 常用的输入方式有三种：原理图输入方式、硬件描述语言输入方式，波形 矢量文件输入方式 原理图输入方式 原理图输入方式是最直接地设计描述方式，要设计什么就直接从设计库中 选择什么样的元件按照数字电路的连线直接画出原理图。这种方式比较符 合人们的思维习惯，而且特别直观，但它要求设计者具有丰富的硬件电路 知识和对所设计的f p g a 内部结构详细了解。这种方式的优点是：易于仿 真，对电路的调整方便；缺点是：效率低，可移植性差，不同的器件不能 共享同一个设计结果 。 硬件描述语言输入方式 v h d l 和v e r i l o gh d l 语言是目前用的最多的两种硬件电路设计语言，以 成为事实上的业界标准语言我们的设计中使用的是v 玎) l 语言v h d l 语言支持至上而下和基于库的设计方法，而且还支持同步电路、异步电路、 f p g a 和其他随机电路的设计v 卸) l 具有多层次描述硬件系统的能力， 可以从系统的数学模型直到门级电路另外高层次的行为描述可以与低层 次的r 1 l 描述和结构描述结合起来混合使用。 在用v h d l 进行系统设计的时候，没有涉及到与器件工艺有关的信息，可 以使设计者在系统设计、逻辑验证阶段便可确立方案的可行性，其显著优 势是l 设计模块的可移植性好，可以组建自己的组件库，可以与其他 设计者资源共享 波形输入方式 波形输入方式主要是用来输入和编辑波形矢量文件的波形设计输入适合 用于时序逻辑和有重复性的逻辑函数系统软件可以根据用户定义的输入， 输出波形自动生成逻辑关系 ” ( 3 ) 功能仿真 功能仿真也叫前仿真。用户设计的电路必须在编译前进行逻辑验证，此时 的仿真没有延时信息，对电路功能检测很方便。仿真前要利用波形编辑器和v h d l 9 四川大学硕士学位论文 建立波形矢量文件和测试向量，仿真结果以时序图的形式给出，如果报告有错， 则返回设计输入文件对逻辑设计进行修改，直到功能正确为止 ( 4 ) 设计处理 设计处理是f i ) 1 3 a 设计中的核心环节在设计过程中，编泽软件将对设计文 件进行逻辑化简、综合优化和适配，最后产生编程所有的编程文件( s o f 或p o f 格式) ( 5 ) 语法检查和设计规则检查 设计输入完成后首先要进行语法检查，如原理图中有无漏连线，语言描述 中是否有未定义的信号等，并及时报告设计者并及时修改然后进行设计规则 检查，检查总的设计规模是否超过器件资源的限制，并报告检查情况供设计者 修改。 ( 6 ) 逻辑优化及综合 化简所有逻辑方程或用户自定义的宏，使设计所占用的资源最少综合的 目的是将所有的模块化设计文件合并为一个网表文件，并使层次设计平面化 ( 7 ) 适配和分割 确立优化后的逻辑能否与器件内部的宏单元和i 0 单元适配，然后将设计 分割为多个便于识别的逻辑小块形式映射到器件相应的宏单元中如果整个设 计较大，不能装入一个器件时，可以将整个设计划分( 分割) 为多块，并装入 同一系列的多片器件中分割可由用户控制，也可以由系统自动进行，目的是 使器件数目最少，器件间通信引脚最少 ( 8 ) 布局和布线 布局和布线的工作是在上面所有工作完成并无错后由系统自动进行的，它 以最优的方式对逻辑元件布局，并准确的实现各个元件之间的互连。布线后， 软件将自动报告器件内部各种资源使用情况信息。 ( 9 ) 时序仿真 时序仿真又称为后仿真或延迟仿真由于不同器件的内部延时是不一样的， 不同的布局布线方案也给延时造成不同的影响，因此，在设计处理后，对系统 各个模块时序仿真，分析其时序关系，估计设计性能，以及消除竟争与冒险都 是很有必要的实际上这与实际器件的工作情况是很相近的 0 0 ) 器件编程测试 1 0 四川大学硕士学位论文 时序仿真完成后，e d a 开发软件会产生一个供烧写的编程文件( f 或p o f 文件) ，再用专用烧写工具将编程文件下载到目标板中去 2 3c y c i o n e 系列f p g a 开发平台日u a r t u s i i q u a n u s i i 软件是 i t e r a 的综合开发工具，它集中了a l t e r a 的f p ( ；a c p l d 开发流程中所涉及的所有工具和第三方软件接口通过使用此综合开发工具， 设计者可以创建、组织和管理自己的设计q u a n u s i i 提供完整的多平台设计环 境，可以轻易地满足特定的设计需要，是s o i c 设计的综合性环境。此外，q u a r t u s 软件允许用户在设计流程的每个阶段使用q u a r m s l l 软件图形用户界面、e d a 工具界面或命令行方式图2 2 所示为q u a n u s i i 软件启动后的图形用户界面 图2 2q u a r t u s i i 默认界面 四川大学硕士学位论文 第三章多路脉冲时序控制电路的模块设计 f p g a 内部模块电路设计是本项工作的核心内容，根据实际情况的需要， 设计的内部电路要求达到以下设计功能： 1 有一路脉冲宽度可随意调节的同步脉冲； 2 有7 路周期和占空比可随意调节的脉冲输出： 3 这7 路脉冲相对于同步脉冲的延迟时序可随意调节； 4 每路的脉冲数量可以任意控制，当脉冲数量控制寄存器中为全0 时， 该路脉冲无输出，当脉冲数量控制寄存器中为全l 时，该路脉冲按照设定的 周期和占空比循环输出，如果脉冲数量控制寄存器中为其他值的时候，每路 脉冲按照该寄存器中的数值数据相应脉冲个数。 3 1多路脉冲时序控制电路整体功能模块 按照功能要求，本工作利用f p g a 的模块设计思路设计如下图所示的f p g a 内部模块框图。如图3 1 所示 f p g a 内部结构框圈 。o 。+ 。 图3 1f p 卧内部模块框图 操作者将所要求的脉冲信号的周期、占空比、相对于同步脉冲的延迟时间 以及要输出的脉冲数量输入给上位微机，上位微机对接收到的数据处理后，通 过串口传达至单片机单片机接收到数据后，在置数脉冲的作用下，将数据依 次打入到相应的计数器的寄存器中，并开始启动整个脉冲的生成。 四川大学硕士学位论文 从整个模块框图来看，f p g a 内部集成了移位寄存器组模块、p l l 模块、 控制信号和同步信号生成器模块、脉冲延迟时序模块、周期脉冲发生器模块和 脉冲数量控制器模块等共六个模块组为了简明扼要的说明整个7 路脉冲的设 计和工作过程，以下用一路脉冲的产生来详细的阐明设计思路和用v h d l 语言 实现各个功能模块的方法。 3 2 移位寄存器组 寄存器是用来作为数据存储的数字设备本设计中共有7 路脉冲输出，每 路需要4 个寄存器组来分别提供本路信号相对于同步信号的延迟时问，高电平 持续时间，低电平持续时问，输出脉冲数量等四个方面的控制，这共需要2 8 个 寄存器另外，同步脉冲的脉冲宽度需要一个寄存器来存放宽度数值，所以， 寄存器组一共需要2 9 个8 位寄存器由于外部硬件的设计只有8 位数据总线和 l 根置数信号线而没有地址总线，所以，f p g a 的内部寄存器也与一般的带有地 址译码电路的寄存器不同因此，f p g a 的寄存器组设计成为类似堆栈结构的 移位寄存器组，但又不同于堆栈 a l t e r a 公司推荐利用针对c y c l o n e 系列f p o a 开发的各种组件来进行设计， 图3 2 用d 触发器构成的移位寄存器组 1 3 四川大学硕士学位论文 在此，本工作采用d 触发器来构成移位寄存器组具体电路图如图3 2 所示。 3 2 1 寄存器模块的输入输出信号说明 本实验利用a l t c r a 公司r e g f p g a 的专用开发软件平台 q 豫咖si i 生成的寄存器组模块 的输入输出引脚框图如图3 3 所 示。 置数信号c l o c k ：置数脉冲信号 来源于外部单片机的f o 口p 3 5 脚的输出。它作为内部由d 触发 c l o c k 慧a t a _ 一。o 毗u t l m 7 0 器 i d a t a _ o u t 3 【l 0 】 i i 两，昂； r ： 4 _ 、 d a t a _ i n 7 0 】 ： d a t ao u t 2 9 1 7 0 】 卜、 a b l e 图3 3 寄存器组模块引脚图 器构成的寄存器的工作时钟当c l o c k 信号为上升沿的时候，并口的数据被锁存 进寄存器中 并口数据总线d a 嚏j n f 7 o 】；这组信号分别接于a t 8 9 c 2 0 5 1 单片机的p l 口 的8 位上它作为f p g a 的外部数据总线 寄存器并口输出d a t a _ o u t l 7 o ld a m _ o u t 2 7 o 】，d a t ao u t 2 9 1 7 o 】： 这组并口输出端分别接在内部减法计数器的计数载入端。它们作为后面2 9 个计 数器的初值寄存器。 内部时钟开启信号a b l e ：该信号作为内部时钟工作的启动信号。当2 9 个数 据在2 9 个锁存脉冲后完全进入到预定寄存器，此时，该信号输出一个脉冲，标 志着寄存器载入初值完成，同时启动内部模块工作。 3 2 2 移位寄存器组模块工作原理及流程 工作原理： ( 1 ) 、首先，由a t 8 9 c 2 0 5 l 单片机的p l 口提供8 位数据并保持。 ( 2 ) 、其次，由a r 8 9 c 2 0 5 l 的p 3 5 脚发出一个置数脉冲，作为f p g a 内部 所有2 9 个寄存器的工作时钟c l o c k ，并在其时钟上升沿将前面一个寄存器的值 打入后一个寄存器。同时，置数脉冲计数器开始计时，当计数值小于2 9 的时候， 该模块的时钟开启信号a b l e 一直为低，关闭内部时钟 ( 3 ) 、然后变换p l 口的数据，之后再由p 3 5 发一个脉冲，这样第二个数 1 4 据被打入寄存器l ，而第一个数据进入寄存器2 。 ( 4 ) 、反复( 2 ) 、( 3 ) 步骤。当2 9 个置数脉冲后，由单片机p l 口发出的 2 9 个数据也就依次打入到2 9 个移位寄存器中了此时，置数脉冲计数器的计数 值等于2 9 ，时钟开启信号a b l e 输出一个脉冲，作为启动内部时钟的信号 寄存器工作模块流程图如图3 4 所示。 图3 4 寄存器模块工作流程图 3 2 3 移位寄存器组的v h d l 描述 l i b r a r yi e e e ； u i e e e s t d j o g i c _ l1 6 4 a l l ； u s ci e s t d _ l o g i c _ a r i t h a l l ； u s ei e e e s t d _ l o g i c _ u n s i g n e d a l l ； e n r l t yr e gi s p o r t ( c l o c k ：i ns t d _ l o g i c ； d a t ai a ：i ns t d _ l o g i c v e c t o r ( 7d o w n t o0 ) ； d a t a _ o u t i ：b u f f e rs t d _ l o g i c _ v e c t o r ( 7d o w n t oo ) ； d a mo u t 2 ：b u f f e rs t d _ l o g i c _ v e c t o r ( 7d o w n t o o ) ； 这里省去一些寄存器输出信号定义： d a t a _ o u t 2 9 ：b u f f e rs t d _ l o g i c _ v c c t o r ( 7d o w n t oo ) ； a b l e ：o u ts t d _ l o g i c ) 四川大学硕士学位论文 e n dr e g ； a r c h i t e c t u r er e g _ b e h a v eo f r e gi s s i g n a lq ：s t d _ l o g i c _ v e c t o r ( 4d o w n t oo ) ； b e g i n p r o c e s s ( c l o c k ) b e g i n i f c l o c k e v e n ta n dc l o c k = l t h e n d a t ao u t i - - d a t ai n ； d a t ao u t 2 = d a t ao u t l ； d a t ao u t 3 - - d a t ao u t 2 ； 这里省去一些信号赋值语句； datao u t 2 9 = d a t ap u t 2 8 ； e n d i f ； e n dp r o c e s s ； p r o c e s s ( c l o c k ) v a r i a b l em a p ：s i a l _ l o g i c _ v e c t o r ( 4d o w n t o0 ) ； b e g i n i f c l o c k e v e n ta n dc l o c k = l t h 饥 i f 臼n d = ”1 1 1 0 1 ”t h e n n i l p ：= ”0 0 0 0 0 ”； e l t r a p ：。m l p + l ； e n d i f ； a b l e - - t r a p ( o ) a n d ( n o tn n p ( 1 ) ) a n du n p ( 2 ) a n du n p ( 3 ) a n dt m p ( 4 ) ； e n d i f ； q 。= n i l p ；一测试量 e n dp r o c e s s ； e n dr e g _ b e h a v e ； 3 2 4 移位寄存器组模块功能仿真 图3 5 给出了移位寄存器组模块的工作波形，在此处我们只对前面8 个寄存 器的数值做了仿真研究从图上看出，在第一个时钟的上升沿，对d a t a _ i n 的八 个数据输入脚采样，在第二个时钟的上升沿时刻打入进d a t a _ o u t i ，第三个时钟 的上升沿时刻打入进d a t ao u t 7 ，依次类推，第九个时钟的上升沿的时候进入到 d a t ao u t 8 ，在第三十四个时钟的上升沿时候进入到d a t ao u t 2 9 。当2 9 个数据完 图3 5 寄存器组模块工作波形 3 3 控制模块 3 3 1 控制模块输入输出信号说明及其工作原理 用q u a r t u si i 生成的控制模块输入输出 c o n t r l 引脚框图如图3 6 所示 控制模块的工作原理为：在寄存器的数 据按照设定值装载完成后，寄存器模块产生 一个启动信号a b l e ，该信号经过一个t 触发 器后打开经过p l l 模块倍频后的内部时钟通 道，并立刻产生后面模块需要的两个信号， 一个是后面同步模块需要的使能信号 c l kt o n g b u _ e n l o a d 图3 6 控制模块引脚框图 t o n g b u _ e n ，另一个是整个内部电路计数器的初始值装载信号l o a d 3 3 2 控制模块的v h d l 描述 l i b r a r yi e e e ； l 瓒i e e e s u l _ l o g i c _ n 6 4 a l l ； u s ei e e e s t d _ l o g i c _ a r i t h a l l ； u s ei e e e s t d l o g i c _ u n s i g n e d a l l ； e n t i t yc o n t r li s p o r k c l k ： i ns u l l o g i c ； 四川大学硕士学位论文 t o n g b u e n ：o u ts t d _ l o g i c ； l o a d ：o u ts t d _ l o g i c ) ； e n dc o n t r l ； a r c h i t e c t u r ec o n t r lb e h a v eo f c o n 廿li s s i g n a lc o ：s t dl o g i c ； s i g n a lt _ t m p ：s t d _ l o g i c ； b e g i n p r o c e s s ( e l k ) 一同步模块使能信号 v a r i a b l et r a p ：s t d _ l o g i c _ v e c t o r ( 3d o w n t oo ) ； b e g i n i f e l k e v e n ta n dc l k = - 1 t h e n i f u n p = ”l o o l ”m t m p ：f f i 1 0 0 1 ”； c o _ o ： e l s e m a p ：= l m p + l ； c o - - - l ： e n d 难 e n d i f ； e n d p r o c e s s ； p r o c e s s ( c o ) b e g m i f c o e v e n t