开题报告-基于FPGA的HDB3编解码器设计.doc

毕业设计开题报告课题：基于FPGA的HDB3编解码器设计专业电气工程及其自动化学生姓名班级Z电气111学号指导教师专业系主任撰写日期2015年3月6日电气工程学院课题名称： 基于FPGA的HDB3编解码器设计课题类型： （） 应用型 （ ） 研究型1. 本课题的意义HDB3（High Density Bipolar 三阶高密度双极性）码是在AMI码的基础上改进的一种双极性归零码，它除具有AMI码功率谱中无直流分量，可进行差错自检等优点外，还克服了AMI码当信息中出现连“0”码时定时提取困难的缺点，而且HDB3码频谱能量主要集中在基波频率以下，占用频带较窄，是ITU-TG.703推荐的PCM基群、二次群和三次群的数字传输接口码型，因此HDB3码的编解码就显得极为重要了。目前，HDB3码主要由专用集成电路及相应匹配的外围中小规模集成芯片来实现，但集成程度不高，特别是位同步提取非常复杂，不易实现。随着可编程器件的发展，这一难题得到了很好的解决。本文利用现代EDA设计方法学和VHDL语言及模块化的设计方法，设计了适合于FPGA实现的HDB3编译码器的硬件实现方案。不但克服了分立硬件电路带来的抗干扰性差和不易调整等缺陷，而且具有软件开发周期短、成本低、执行速度高、实时性强、升级方便等特点。2. 课题的基本内容：编码器设计：把二进制码编码成两路单极性的码字输出，编码分为四个模块：判断4个连“0”位置并插入V；记相邻V码间1的个数；跟踪V码位置；编码输出。解码器设计：首先根据HDB3码的特点检测出极性破坏点，即找出4连零码中添加V码的位置（破坏点位置）；其次去掉添加的V码；最后去掉4连零码中添加的B码以将其还原成单极性不归零码。3. 课题的研究方法、技术路线、设计（研究）方案：研究方法：查找和本次设计相关的资料，确定整体设计方案；学习编解码器原理及仿真程序语言；查阅基于FPGA的HDB3编解码器设计的相关文献资料。技术路线：本文使用FPGA来实现NRZ码到HDB3码的转换，基于VHDL语言编程实现，然后在Quartus上仿真，根据仿真效果进行硬件调试。设计方案：了解HDB3编解码原理；设计编解码器；仿真；硬件调试。4. 课题的效果预测系统的输入是二进制码，输出是两路单极性码；FPGA的最大工作频率是100MHZ；随机信号输入相对编码信号输出延迟了5个单位时钟，解码信号延时了11个单位时钟。5. 毕业设计（论文）进度计划起讫日期工 作 内 容备 注3月8日3月15日毕业实习以及毕业设计的前期工作，完成中文文献摘要、英文文献翻译、实习报告和设计的开题报告3月16日3月29日进行开题陈述和答辩，设计正式开题3月30日4月7日Quartus II与ModelSim软件的熟悉4月8日4月14日HDB3编解码器工作原理4月15日5月10日用VHDL语言实现5月11日5月24日仿真调试与优化5月25日6月14日撰写毕业设计说明书，准备毕业答辩6月15日6月20日完成毕业答辩以及设计资料的归档工作