（电工理论与新技术专业论文）片上10比特40兆赫兹流水线ad转换器设计.pdf

两北j ：业大学硕士学位论文 a b s t r a c t a b s t r a c t w i t ht h er a p i dd e v e l o p m e n to fs e m i c o n d u c t o rt e c h n o l o g y , i n t e g r a t e dc i r c u i th a s s t e p p e di n t oan e we r ao fs o c h i 曲s p e e d ，l o w p o w e ra d dc o n v e r t e r sa r ew i d e l y u s e da sa n a l o gi p , e s p e c i a l l yi ns o cf o rc o m m u n i c a t i o na n dv i d e op r o c e s s i n g c o m p a r e dt oo t h e ra r c h i t e c t u r e s t h ep i p e l i n e da f c h i t e c t u r ea d ci sc r e d i t a b l ef o rh i g h s p e e da n dh i 曲r e s o l u t i o n i nt h i sp a p e r ，a1 0b i t4 0 m s a m p l e si sd e s i g n e du s i n g s m i c0 1 8 u mc m o sm i x e d s i g n a lp r o c e s s c o n s i d e r i n gt h et r a d e o f fa m o n gh i g h s p e e d ，l o w p o w e ls m a l ld i ea r e a , a n d l o w v o l t a g es u p p l y , t h ew h o l ea d c i sc o m p r i s e do f9s t a g e s ，1 , 5b i tp e r - s t a g e ，a n d s o m ep o w e ro p t i m i z a t i o nt e c h n i q u e so nt h ea r c l l i t e c t u r el e v e la r ea d o p t e d s u c ha 8t h e c h o i c eo fs t a g er e s o l u t i o n ，c a p a c i t o rs c a l i n ga n dd i g i t a lc o r r e c t i o n i na d d i t i o n ，t h e d e s i g no fs a m p l ea n dh o l dc i r c u i t ( s hc i r c u i t ) i st h ek e yt or e a l i z e dt h ep i p e l i n e d a d c t h eo p e r a t i o n a l - a m p l i f i c a t i o n ( o p a m p ) sc o n s t r a i n t so fg a i na n db a n d w i d t h c a nb ed e d u c e db ya n a l y z i n gt h ee r r o ro f t h e a d c t h ec i r c u i ti ss i m u l a t e db yt h es p e c i es i m u l a t o rw h i c hi sb a s e do ns m i cp d k o fo 1s u mc m o sm o d e l t h ep o s t s i m u l a t i o nr e s u l t sr e v e a lt h a tt h ea d cd e s i g n e d w i t ht h i sm e t h o da c h i e v e st h e9 b i te n o ba tf u l ls p e e do f4 0 m h zw h e ni n p u t f r e q u e n c yi s9 m h z t h ed i ea r e ai s1 2 0 0 a m + 1 2 0 0 u m ，a n dc o n s u m e s7 0 r o wf r o ma 1 8 - vs u p p l y k e y w o r d s ：p i p e l i n e da d c ；s hc i r c u i t ；o p a m p i i 西北工业大学硕士学位论文第一章绪论 第一章绪论 1 1 高速模数转换器集成电路设计的发展 近年来，由于v l s i 设计的不断发展，系统芯片( s o c ：s y s t e mo nac h i p ) 己经成为微电子芯片发展的必然趋势u 7 1 。它在单芯片上集成了超过上亿个晶 体管，使得整个芯片能够具有很复杂的功能。图1 1 是2 0 0 4 年i t r s 官方阏站 发靠的集成电路设计和生产发展调研报告，正如摩尔定理所描述的那样“t h e n u m b e ro f t r a n s i s t o r so n ac h i pd o u b l e se v e r y1 8m o n t h s ”。 冒 点 喜 薹 盖 l 习- 一- m - - - t ， 8 p - m p u 勰皇怒l 霉 ；一i 1 0 8 k * h y 套出 ；l # 善堆i 匿莲啾薹1 l： ； r 、之釜o 。z 一 ：! 野! ! ! 1 c ：= = ： 。= ，一 r- 出一t l一，i p f 棚u c t i 棒 图l ，12 0 0 41 t r s 集成电路发展调韧f 报告 许多应用上，复杂数字集成电路的出现己经不断地取代了模拟电路。数字 电路所具有的设计上的灵活性和帝8 造工艺上的良好抗干扰性相比模拟电路占据 了压倒性的优势。在信号传输和信号处理领域，现行的系统大都采用数字系统 来进行处理，但是由于来自自然界的信号，如语音信号、传感器信号、雷达回 波信号等大多是模拟信号，而且系统在进行数字处理之后，往往还要将这些数 字信号再转化为连续的模拟信号以实现系统对外界的控制，因此在模拟世界和 数字信号处理系统之间，必然要存在接口部分。图1 2 形象地描述了模拟世界 和数字信号处理系统的紧密联系。 甯西一，譬矗ii口l絮e月芦 霉墨_罩dl甍蕾一芦 西北工业大学硕士学位论文 第一章绪论 目e i _ i i i ii i i i _ ，_ _ j # 自目l s l o r a g em e d 栖 i m a g e f 岛d i s p l a y 图1 2 模拟世界和数字信号处理系统 几种典型的信号系统的处理结构如图1 3 1 5 所示。 圈1 3 图像处理系统 图1 4 手持通信系统 图1 5 磁盘读取系统 随着数字信号处理技术的发展，系统处理数字信号的速度也越来越快，对 信号的精度要求越未越高，由于模数转换器和数模转换器在数字系统与外 界之间起桥梁作用，因此要求作为接1 3 的模数转换器和数模转换器也要满 足数字处理系统对速度和精度的更商要求。a d 转换器从早期的组件型和混合 集成型到单片集成再到现在作为$ o c 系统芯片内部的子系统电路，a d 转换器 的发展充分体现了模拟和数字系统相互结合的趋势。 西北：j 二业火学硕士学位论文 第一章绪论 传统的a d 转换器可以分为积分型和比较型两大类，积分型包括单积分型、 双积分型、电荷平衡型和脉宽调制型，比较型按大类可分为反馈比较型和非反 馈比较型，前者可分为逐次近似比较型和跟踪比较型，后者可分为串行型、并 行型和改进型。一般而言，积分型a d 转换器主要用于低速应用，反馈型用于 中速应用，串行比较型和并行比较型主要用于高速领域。 随着设计技本的发展和生产工艺的进步，现在市场上不断出现高性能的 a d 转换器，其在速度和分辨率方面与以往的模数转换器相比有了极大的提 高。现在的a d 转换器在转换速度上可达到数百兆每秒，在转换精度上可以达 到2 4 位以上。目前研究的比较广泛的a f t ) 转换器有全并行闲烁型( f l a s h ) a d 转换器、自校正a d 转换器、流水线a d 转换器、基于折叠和插值技术的a d 转换器、电流型转换器和一a a d 转换器。在上述转换器中，一a a d 转换器 具有最高的精度，全并行训烁型a d 转换器具有最快的速度。一a m d 转换器 又被称为过采样转换器，由于具有相对简单的结构、较低的价格、优越的性能 以及与d s p 兼容等特点，使其得到了广泛的应用。现在市场出售的一a d 转换器可达至42 4 位的精度，但是由于可处理的信号频率低，因此只适用于音频 信号的处理。全并行闪烁型a i d 转换器具有最快的速度，但是随着转换器位数 的增加，所用的比较器的数目也会成几何级数增加。因此只有在需要高速且精 度要求不高的情况下，或仅将其作为多级a d 转换器中的一个子a d 时，才使 用金并行的a d 转换器。 流水线d 转换器是种可以实现高速、高精度、低功耗的a d 转换器。 这种结构的a d 转换器最近发展很迅速，是因为它同时兼顾考虑了芯片的面积 和转换速度。相比于全并行闪烁型d 转换器，在相同的精度下，流水线a d 转换器具有较小的面积和较低的功耗。在采用自校准等技术后，流水线d 转 换器的精度得到了进一步提高，己达到1 4 1 5 比特。由于流水线a d 转换器 结构本身的特点使得流水线结构a d 转换器的吞吐率仅取决于流水线单级的收 敛速度，级数的多少只会影响输出的延迟时间，而不会降低吞吐率。此外，流 水线的级数与a i d 转换器的分辨率呈线性关系。基于上述优点，流水线a d 转 换器可广泛应用于视频信号处理和便携式通信领域。 在不同的系统应用中，选用何种结构a d c ，主要受系统要求分辨率和工作 频率的限制。如图1 6 所示， 西北。兰竺大学硕士学能论文 第一章绪论 - _ _ _ _ _ _ _ t j _ _ _ _ _ _ - _ i i i , 日_ - e _ _ _ _ _ _ _ e 图i 6 不同结构a d c 适用于不同的系统 现阶段对于流水线a d 转换器的电路设计技术集中在速度优化、低功耗低 电压小面积设计以及校准技术三个方面。在速度优化方面，主要是对o t a 建立 特性的优化( 包括o t a 压摆率的增强设计、零极点的合理分布等) 以及采用多 组流水线结构的并行操作。在低功耗低电压小面积设计方面，主要是对结构的 研究，如单级分辨率分配，级间缩减系数的优化以及单元电路的公用等。在校 准技术方面，由于流水线a d 转换器对信号逐级转换，来自级间和级内的误差 也会逐级转换积累下来，在没有采取任何校准措施时，整个流水线a d 转换器 很难达到1 0 位以上的转换精度，因此对于校准技术的研究也非常重要，从处理 信号域的不同角度，可把校准分为数字校正和模拟校准，其中模拟校准主要包 括元件的匹配校准方法以及电容交换和电容误差平均技术。 目前，国内在模拟和数字集成电路设计领域有了较快的发展，但在a d c 领域，相较于国外，国内研究水平颇为落后，自主开发的产品进入市场的不多， 而且主要集中在全并型、积分型等低精度高速或者高精度低速结构上。对于高 速高精度a d c 设计上，国内单位所丌展的研究较少，基本处于计算机仿真阶段。 1 2 全定制集成电路c a d e n c e 设计流程 本设计中，模拟集成电路设计流程采用l i n u x 操作系统下，c a d e n c e 电路原 理图输入与s p i c e 仿真工具( s p e c 廿c ) 相结合的方法，全定制版图设计环境为 c a d e n c e 推出的v i r t u o s o 。 如图1 7 所示，先通过c o m p o s e r 环境，以s c h e m a t i cv i e w 格式输入原理图， 然后通过a n a l o ga r t i s t 生成h s p i c e 格式网表，再通过命令行方式启动s p e c t r e 进 西北j ：业大学硕士学位论文第一章绪论 行仿真。之后进行物理后端设计，形成最终版图，交给f o u n d r y ，进行流片。 最后进行封装并测试。 图1 7 全定制集成电路c a d e n c e 设计流程 1 3 本文完成的主要工作 本文主要说明了流水线( p i p e l i n e d ) a d c 的结构和工作原理，并参与设计 个应用于8 0 2 1 i g 无线局域网卡s o c 的a d c ，采用t s m co 1 8 u r ni p 5 m 工 艺。它的转换精度为1 0 位、转换速率为4 0 m h z ，并具有低功耗( 7 0 m w ) ，经 测试表明，它的s n d r 在输入信号为1 0 m h z 、采样频率为4 0 m h z 时达到5 8 d b ， 满足系统指标要求。 龋北一【业人学硕i ：学位论文 第：章流水线a d c 工作原理 第二章1 5 比特流水线a d c 结构 流水线a d c 由多级具有相同结构的子级电路串联而成，各级电路通过流水 线工作方式来获得较高的转换速率，其高分辨率性能可通过增加子级电路的级 数及运用数字校正技术获锝。本章将介绍1 5 比特流水线a d c 结构产生和设计。 2 1 流水线a d c 结构 在高速高精度a d c 设计中，一般采用多级全并行a d c 串联结构来代替全 并行结构，把总体上要求的转换精度平均分配到每级，以减少电路中所需的 元器件，并放宽对部分电路模块的性能要求，减轻电路设计负担，全并行结构 所有元件数跟分辨率成指数关系，而流水线结构仅仅与分辨率成线性关系，特 别是在高分辨率( 大于1 0 比特) 的情况下，这种优势更加明显，而且元件数的 减少从根本上减小了电路的面积和功耗。但是由于一次完整的转换由多级子级 电路串联工作的全并行结构来完成，降低了转换速率。受数字系统中新发展的 流水工作方式启发，在多级串联结构的基础上，发展了流水线结构。 2 1 1 量化误差 岛 毛 0 ， 粤 丘 2 马 旅 6 n = 3 n 一每一l s b j ；e l k j “，o j ：。= f i ，。i 每j 一吒 圈2 1 a d c 量化误差 |1 一i 二i 0 茸& x l , i k 大学硕士学位论文 第二章流水线a d c 工作原理 图2 1 所示为a d c 量化误差示意图 5 】，在介绍流水线a d c 结构之前，了 解a d c 量化误差是必要的。量化误差是模数、数模转换系统的固有误差，又 叫量化噪声。流水线a d c 正是应用量化误差，实现逐级流水模数转换的。 2 。1 2 流水线a d c 工作原理 如图2 2 所示流水线a d c 的结构框图 2 9 】，流水线结构在多级串联结构的 各级之间引入采样保持电路( s h ) ，将各级转换后残余量进行保持，这样各级电 路可并行地对上级电路的输出量进行转换。采样保持电路( s h ) 对输入信号一。， 采样后，在保持时期，第级a d c 首先将输入信号输转换成数字信号输出 毋。，。，此输出信号同时进入数字寄存器和一个同分辨率的d a c ，并被转换为 模拟信号k 。，这个被d a c 重建的信号。与相减，产生一个残余模差信 号a v ，即第一级a d c 转换产生的误差，残余模差作为第二级a d c 的输入， 进行第二级模数转换。考虑到a v 的值已经很小，第二级a d c 的分辨能力有限， 要对a v 进行适当放大再送入第二级a d c 进行转换，倍增2 8 。 图2 2 传统流水线a d c 缔丰勾 从整个转换过程来看，流水线工作方式可以看作是串行的，但就每一步转 换来看，是并行工作的。因而总的转换速率仅仅取决于予级电路的工作速率， 而跟流水线的级数无关。也正是由于流水线转换结构对模拟信号的逐级串行流 水作业，因此它具有不可消除的延时性，即每级的数字量输出是逐级延迟的， 但这并不影响转换速率。 拍i l y , _ t k 大学硕士学位论文 第二章流水线a d c 工作原理 2 2 低功耗流水线a d c 结构 在保证一定转换精度的前提下，为了实现低功耗，必须折中考虑整个流水 线a d c 的串联级数和子级电路的精度，在本设计中，还采用了级间调节的设计 思路，选择各子级电路的电容大小以实现低功耗，并引入数字校证电路，进一 步降低了功耗。 2 2 1 子级电路分辨率 在传统流水线a d c 结构体系中，子级电路的分辨率和整个a d c 的功耗的 关系是不确定的：给定采样速率，当提高子级电路分辨率时，虽然减少了整个 a d c 的级数，但功耗并不能线性地降低，因为提高子级电路的分辨率，子级电 路的功耗也会倍增；反之，当降低子级电路分辨率，虽然降低了予级电路的功 耗，但增加了整个a d c 的级数。在下面的分析中，将对采用不同分辨率子级电 路的传统流水线a d c 的功耗进行估算。 在同一个传统流水线a d c 电路中，所有予级电路结构都相同，功能也相同， 功耗估算主要从电路级数和子级电路的分辨率角度出发。在子级电路中，功率 主要消耗在开关电容结构的s h 电路上，对开关电容结构的电路功耗可按以下 描述进行估算，图2 3 所示是传统流水线a d c 电路中的任一子级电路的s m 电 路和作为其负载的下一级电路s h 电路，负载电容为2 8 c + q ，其中q 。是 下一级电路全并行a d c 的输入电容。整个a d c 的子级电路级数可由整个a d c 的分辨率n 和子级电路分辨率b 的比值进行估算，子级电路中比较器的数量约 为2 8 一l 。 窜扭辨 s t 池p p 图2 3 传统流水线a d c 电路中子级电路 硼北工业大学硕七学位论文第二章流水线a d c 工作原理 若已知负载电容和每个子级电路的残余放大器，则子级电路的功耗为包含 子级电路分辨率因子b 的函数。这种功耗估算的方法在文献 2 0 1 中曾提到过。 图2 4 为子级电路分辨率分别为b = 1 和b = 2 的功耗比较图，横轴的采样 频率是输入晶体管的增益为本征增益时的3 d b 带宽f 。对8 比特和1 0 比特分 辨率的a d c ，在的中、低采样频率时，流水线a d c 的低级数结构就能满足噪 声和速度的要求，这时，功耗可简单地由子级电路级数来进行估算，级数越少， 功耗也就越小。但在高采样频率时，时间常数成为估算功耗的主要因素，正如 图2 8 中所示，流水线a d c 的子级电路分辨率越低，整个系统消耗的功耗越少， 这是由于在低分辨率的子级电路中，残余放大器的反馈因子最大，因此时间常 数也就越短，达到高采样频率的时间常数要求。 黼黼= 图2 4 子级电路分辨率分别为b = 1 和b = 2 的功耗比较 综上所述，在低采样频率时，较小增益和带宽的运放就能满足噪声和时间 常数要求，因此，应用高分辨率的子级电路，减少子级电路级数，可以减小功 耗：但是，在高采样频率时，采用低分辨率的子级电路，降低运放的增益和带 宽要求，并能减小采样保持电容的大小，从而实现低功耗。 2 2 2 子级电路电容大小 如果对流水线a d c 的结构进行更进一步的研究，可知第一级电路是所有 子级电路中最关键的。在第一级电路中，不仪比较器、运放增益和采样、保持 运算都必须达到整个a d c 分辨率精度，更值得注意的是在采样保持电路中 k t c 噪声在高精度应用中的影响。这是因为来自予级电路的等效噪声，被之 喜2愀；2。洲5 艇北工业大学硕士：学位论文 第二章流水线a d c 工作原理 前电路的功率增益减弱，这样，第一级电路带来的噪声贡献对整个a d c 性能影 响最大，正是因为子级电路所产生的噪声对整个系统的影响被之前电路功率增 益减弱，随着模数转换的逐级处理过程，对予级电路的有效精度要求也逐级降 低。 因为子级电路的噪声主要来自采样电容，按照上面的分析，后面几级电路 的采样电容值可以减小。例如设计一个1 0 比特精度的流水线结构a d c ，采用5 个分辨率为2 比特的子级电路串联，第一级电路的噪声性能必须达到1 0 比特精 度，第二级大约为8 比特精度。对噪声影响要求降低不仅可以减小电容值，更 能降低对运放的增益和带宽的要求，从而降低功耗。 这样，可以选择不同参数的子级电路，各子缴电路的功能基本相同，根据 对各子级电路精度的要求不同，对其采样电容值和运放也不同，本论文将此称 为级间调节，从而降低功耗。 图2 5 中，采用的子级电路分辨率b = 1 ，在高采样频率时，非级间调节1 0 比特a d c 功耗和级问调节1 2 比特功耗相当。同一分辨率精度的功耗相差达到 5 倍。 厂 ，删 s 唧蚶 ，严 - ，、i 2 压细s 鳓 ，誊 i ：丕乏磐， 圈2 5 采用级问调节和不采用级间调节的功耗比较图 文献【2 0 】中，对b = 2 的结构也做了类似分析，采用级间调节和不采用级间 调节的功耗差小一些，这是因为当b = 1 的结构中，子级电路的功率增益较低， 这样对后级电路运放带宽要求高，能够放宽的范围就窄，运放设计严格受噪声 限制，也就是说，更精细的级间设计实现了更低的功耗。 西北1 ：业犬学硕士学位论文 第：章流水线a d c 工作原理 2 2 3 数宇误差校正 在本章的前面部分，阐述了子级电路分辨率和电容值的选择以实现的功耗 的方案。但是，对于第一级电路的要求和设计仍然没有更好的方法，此级电路 中包括一个全并行a d c 和实现减法、放大的运放，对这些模块的精度要求都不 低于整个a d c 的精度要求。在许多文献资料 8 2 9 中指出，采用晶体工艺，不 采用任何校正方法，设计一个分辨率精度为1 0 比特的a d c 是很难做到的。因 此必须采用一些容易实现的校正方法来放宽对电路的要求。在这一节，介绍一 种数字校正方法，用来放宽整个系统对比较器偏移的要求。 为了便于说明这种数字运算校正方法，选用子级电路分辨率b = 2 的流水 线a d c 结构为例。图2 6 中，左图为2 比特子级电路的结构图，右图为此电路 的理想传输函数图。子级a d c 将模拟输入值划分为四个区域，每两个相邻输入 区域对应的数字输出相差1 比特，对应的子级电路的模拟输出值相差2 k 。，。由 于子级电路的电压增益为4 ，次级电路的模拟输入值是满幅值的，当然这就 要求子级a d c 和子级d a c 不能有任何偏差。考虑子级a d c 或子级d a c 发生 偏移的情况，子级电路的模拟输出值将超过k 。，的范围，这将导致次级电路输 入溢出，从而失码。为防止这种误差的产生，可以通过增大次级a d c 的输入 值范围或者等效地降低上级电路的电压增益值。 1、|。l 吣 1 图2 62 比特子级电路的结构图和传输函数幽 图2 7 所示为予级电路的电压增益降至2 的传输函数图。这样，当上级 a d c 的输出值误差范围在士l 4 。，时，子级电路的模拟输出值仍然在次级电路 可允许的输入值范围内。但是，这样的错误，若没有得到数字纠正，仍然会滞 留在整个a d c 的最终输出结果中。也就是说，若没有采用数字校正方法，第一 级电路的线性度要求必须满足整个a d c 的要求。而在后几级电路中，由于增益 运算的作用，可降低要求。在这晕，先假设第一级电路是理想的，并输入一个 两北工业火学硕士学位沦文 第二章流水线a d c 工作原理 满量程幅值的信号，则输出在- ( 1 2 ) p 赫和+ ( 1 ，2 ) p 孟之间，在最高位和最低位 都预留了1 比特。数字校正方法正是利用次级额外的l 比特对前一级电路的数 字输出进行校正。 ，a a 罐vvi 衙3 “ u uu i 硼力 挝一。 y 图2 7 于级电路电压增益降至2 x 的传输函数图 为了进一步说明这种数字校正方法的原理，假设子级a d c 的输入判决值存 在偏移量，导致第一级的输出超过了( 1 2 ) k 。，此输出作为第二级的输入，使 得第二级的数字输出超出1 比特。在数字校正方法中，正是利用这1 比特的超 出量来调节第一级的数字输出。同理，当第一级的输出被减少了( 1 ，2 ) ，第 二级的数字输出将减少l 比特，这l 比特的不足量将向相反方向调节第一级的 数字输出。采用这样的方法，次级a d c 输出误差在( 1 4 ) 。，范围内，都可以 通过次级电路的数字输出校j 下。 在上述的数字校正算法中，数字校正电路必须做到加法和减法两种运算， 这样使褥子级电路的编码复杂化了。为了简化校正运算，取消减法运算，可以 刻意地给予级a d c 和子级d a c 加上一( 1 4 ) 。，的偏移量。这样，子级电路的 传输函数更新为图2 8 所示，子级a d c 的误差范围为( 1 4 ) 。，并且这样的 数字校正电路只通过加法运算就可以实现。 例2 8 更新子级电路的传输函数 由于予级a d c 的误差范隧为( 1 4 ) ，可以通过数字方法进行校正，这 样，为了简化设计，可将判决电压值( 3 4 ) k 。取消。最终得到图2 。8 所示传输 两北。1 ：业大学硕士学位论文 第二章流水线a d c 工作原理 _ _ p ii i i 函数，子级a d c 比较器的判决电压为一( 1 4 ) 。和+ ( 1 4 ) 环。，：子级d a c 的输 出值为一( 1 2 ) ，、0 和+ ( 1 2 ) 。图示传输函数上方注释的三种码元，以及 传输函数范围外的输出量值都能够采用这种数字方法校正。此图描述了1 5 比 特子级a d c 和予级d a c 的传输函数。 2 31 5 比特流水线a d c 结构设计 从前面的分析，可以得出结论：在低功耗、低电源电压、高采样频率应用 中，选择1 5 比特流水线a d c 结构是适合的 2 4 】。本节将对这种结构设计进一 步分析。 在流水线a d c 结构中，子级电路的分辨率精度对整个系统的速度、功耗和 精度是十分关键的，也就是说，要根据系统的要求来确定予级电路的分辨率精 度。通常用b 来表示子级电路分辨率精度。当b 较小时，对子级a d c 比较器 的精度要求就降低了，另外，由于对残余放大器的增益要求低，这样，在带宽 和增益的折中关系中，带宽得到增大，子级电路的运行速度也随之增加。但是， 较小的b 值，要求子级电路的数量也增加了，当然，较低的残余放大器增益， 使得后面几级电路的噪声贡献也增大了。因此，高速、低精度的a d c 系统中， 选择子级电路的b 较小，低速、高精度的系统中，选择b 大，一些。在此，只是 概括性地分析，更详细的分析可以参照文献【2 1 】。 本设计中1 0 b i t 4 0 m h z a d c 结构如图2 9 所示，每个子级a d c 输出2 比特 数字信号，并将其对应的模拟信号值与输入模拟信号值相减，再放大2 ，作 为后一级电路的输入模拟信号。 图2 9 】5 比特流水线a d c 结构 一1 3 一 童! ! ：! ：些：苎兰堡主兰堡笙苎 第二章流水线a d c ： ：作原理 。5 。