数字电子技术实验报告.docx

数字电子技术实验报告 * 一课程设计目的1.掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；2.进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；3.提高电路布局布线及检查和排除故障的能力；4.培养书写综合实验报告的能力。二课程设计题目描述和要求1.设计一个有“时”、“分”、“秒”（23小时59分59秒）显示的电子钟；2.用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试；3.画出框图和逻辑电路图，写出设计、实验总结报告；三课程设计报告内容1.实验名称数字电子钟2.实验目的（1）掌握数字电子钟的设计、组装与调试方法；（2）熟悉集成电路的使用方法。3.实验器材及主要器件 （1）cc4518（5片）（2）74LS47（6片）（3）74LS00（2片）（4）555集成芯片（1片）（5）共阳七段显示器（6片）（6）电阻、电容、导线等（若干）4.数字电子钟基本原理数字电子钟的逻辑框图如下图所示。它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。5.数字电子钟单元电路设计、参数计算和器件选择（1）.振荡器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。一般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。如下图所示。输出振荡频率f=1KHz。（2）.分频器由于振荡器产生的频率很高，要得到秒脉冲，需要分屏电路。本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。故采用4片集成电路计数器cc4518来实现，得到需要的秒脉冲信号。如下图所示。（3）.计数器秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为二十四进制。 六十进制计数由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用一片CC4518组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。如下图所示。 二十四进制计数“24翻1”小时计数器是按照“01020323000102”规律计数的，这与日常生活中的计时规律相同。在此实验中，在此实验中，二十四进制计数器是由一个CC4518组成的二十四进制计数器。当个位显示“4”且十位显示“2”时计数器清零。计数器的状态要发生两次跳跃：一是计数器计到9，即个位计数器的状态为Q4Q3Q2Q1=1001，在下一脉冲作用下计数器进入暂态1010，利用暂态的两个1即Q4Q2使个位异步置0，同时向十位计数器进位使Q10=1；二是计数器计到23后，在第24个脉冲作用下个位计数器的状态应为Q4Q3Q2Q1=0100，十位计数器的Q10=2。经过置0端CR将十位和个位全部置“0。（4）.译码器译码是指把给定的代码进行翻译的过程。计数器采用的码制不同，译码电路也不同。74LS47驱动器是与8421BCD编码计数器配合用的七段译码驱动器。（5）.显示器本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。6.数字电子钟电路图7.数字电子钟的组装与调试由图所示的数字中系统组成框图按照信号的流向分级安装，逐级级联。这里的每一级是指组成数字钟中的各个功能电路。四.问题与解决 级联时如果出现时序配合不同步，或剑锋脉冲干扰，引起的逻辑混乱，可以增加多级逻辑门来延时。如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端Vcc加退藕滤波电容。通常用几十微法的大电容与0.01F的小电容相并联。显示器无法正常显示数字，刚开始我们还以为是线路接法存在问题，经过仔细检查还是未得到解决，后来猜想可能是显示器本身存在问题，拿来万用表，经过检查，果然，猜想正确，个别接线柱有问题，但至于导致显示器无法正常显示的原因，后来想起是因为没有串联电阻导致电流过大而引起的，发现问题后，重新接上电阻问题得到了解决。五.小组成员与分工* 连接与组装* 查资料与检查电路。六.总结虽然我们学习了模电和数电，对电子技术有了一些初步了解，但那都是一些理论的东西。通过这次数字电子钟的课程设计，我们才把学到的东西与实践相结合。从中对我们学的知识有了更进一步的理解。通过这次对数字钟的设计与制作，我们了解了设计电路的程序，同时我们也了解了数字钟的原理和设计理念。要设计一个电路总要对着一个参考电路图才可以连接，但是最后的成品却不一定与想象的完全一样，因为在事迹接线中有着各种各样的条件制约，所以要合理布局，这样连出来的成品才比较美观。设计过程中，在一次又一次的失败面前，我们没有退缩，而是勇敢的去面对，积极的去解决，充分运用所学知