设计60进制计数器--数电课程设计

电子技术基础实验 课程设计 用 74LS161 设计六十进制计数器 电气工程学院 电自 1418 刘科 学院 班级 姓名 学号 2014303010328 用 74LS161 设计六十进制计数器 摘要 计数器是一个用以实现计数功能的时序部件 它不仅可用来及脉冲数 还常用作数 子系统的定时 分频和执行数字运算以及其它特定的逻辑功能 目前 无论是 TTL 还是 CMOS 集成电路 都有品种较齐全的中规模集成计数器 使用者只要借助于器件手册提供 的功能和工作波形图以及引出端的排列 就能正确运用这些器件 计数器在现代社会中 用途中十分广泛 在工业生产 各种和记数有关电子产品 如定时器 报警器 时钟电 路中都有广泛用途 在配合各种显示器件的情况下实现实时监控 扩展更多功能 利用两片 74LS161 分别作为六十进制计数器的高位和低位 分别与数码管连接 把 其中的一个通过一个与门器件构成一个十进制计数器 另一个芯片构成六进制计数器 十进制计数器 个位 和六进制计数器 十位 均采用反馈清零法利用两个 74LS161 构 成 当个位计数器从 1001 计数到 0000 时 十位计数器要计数一次 可通过两芯片之间 级联实现 使用 200HZ 时钟信号作为计数器的时钟脉冲 根据设计基理可知 计数器初 值为 00 按递增方式计数 增到 59 时 再自动返回到 00 关键字 60 进制 计数器 74LS161 级联 目 录 第 1 章 概 述 1 1 1 计数器设计目 的 1 1 2 计数器设计组 成 1 第 2 章 六十进制计数器设计描 述 2 2 1 74LS161 的功 能 2 2 2 方案框 架 3 第 3 章 六十进制计数器的设计与仿 真 4 3 1 基本电路分析设 计 4 3 2 计数器电路的仿 真 6 第 4 章 总 结 8 0 第 1 章 概述 计数器是一个用以实现计数功能的时序部件 它不仅可用来及脉冲数 还常用作数 子系统的定时 分频和执行数字运算以及其它特定的逻辑功能 计数器种类很多 按构成计数器中的各触发器是否使用一个时钟脉冲源来分 有同 步计数器和异步计数器 根据计数制的不同 分为二进制计数器 十进制计数器和任意 进制计数器 根据计数器的增减趋势 又分为加法 减法和可逆计数器 还有可预制数 和可变程序功能计数器等等 目前 无论是 TTL 还是 CMOS 集成电路 都有品种较齐全的 中规模集成计数器 使用者只要借助于器件手册提供的功能和工作波形图以及引出端的 排列 就能正确运用这些器件 计数器在现代社会中用途中十分广泛 在工业生产 各种和记数有关电子产品 如 定时器 报警器 时钟电路中都有广泛用途 在配合各种显示器件的情况下实现实时监 控 扩展更多功能 1 1 计数器设计目的 1 每隔 1s 计数器增 1 能以数字形式显示时间 2 熟练掌握计数器的各个部分的结构 3 计数器间的级联 4 不同芯片也可实现六十进制 1 2 计数器设计组成 1 用两个 74ls161 芯片和门电路元件实现 2 当定时器递增到 59 时 定时器会自动返回到 00 显示 然后继续计时 3 本设计主要设备是两个 74LS161 同步十六进制计数器 并且由 200HZ 5V 电源供 电 4 两个芯片间的级联 1 第第 2 2 章章 六十进制计数器设计描述六十进制计数器设计描述 2 1 74LS161 的功能 74LS161 为 4 位二进制同步加法计数器 图 2 1 是它的管脚排列图 其中是异步 CR 清零端 是预置数控制端 D3 D2 D1 D0是预置数输入端 CTt和 CTp是计数使能端 CO LD 是进位输出端 CO Q3 Q0 图 2 1 74LS161 的管脚排列图 表 2 1 是 74LS161 的功能表 由表可知 74LS161 具有以下功能 表 2 1 74LS161 的功能表 1 异步清零 当 0 时 不管其他输入端的状态如何 不论有无时钟脉冲 CR CP 计数器输出将被直接置零 Q3Q2QlQ0 0000 称为异步清零 2 同步预置数 当 1 0 时 且在输入时钟脉冲 CP 上升沿的作用下 CRLD 输入端的数据 D3 D2 D1 D0被置入计数器的输出端 即 Q3Q2QlQ0 D3 D2 D1 D0 由于这个操作 要与 CP 上升沿同步 所以称为同步预置数 3 保持 当 1 且 CTtCTp 0 时 不论有无 CP 脉冲作用 计数器都将 CRLD 保持原有的状态不变 输入输出 CRLD CTt CTpCP D3 D2 D1 D0Q3 Q2 Ql Q0 0 1 1 1 1 0 1 1 1 0 0 1 1 D3 D2 D1 D0 0 0 0 0 D3 D2 D1 D0 保持 保持 计数 2 4 计数 当 CTt CTp 1 时 在 CP 端输入计数脉冲 74161 处于计数 CRLD 状态 其状态表与表 1 相同 2 2 方案框架 六十进制计数器个位和十位的实现 利用两片 74LS161 分别作为六十进制计数器的 高位和低位 分别与数码管连接 把其中的一个通过一个与门器件构成一个十进制计数 器 另一个芯片构成六进制计数器 十进制计数器 个位 和六进制计数器 十位 均 采用反馈清零法利用两个 74LS161 构成 在计数过程中 不管 74LS161 输出处于哪一状 态 只要异步清零输入端出现低电平 74LS161 的输入端立即返回到 0000 状态 清零 CR 信号消失后 74LS161 又从 0000 状态开始重新计数 这种方法即为反馈清零法 计数器十位的计数要求 当个位计数器从 1001 计数到 0000 时 十位计数器要计数 一次 可通过两芯片之间级联实现 使用 200HZ 时钟信号作为计数器的时钟脉冲 根据设计基理可知 计数器初值为 00 按递增方式计数 增到 59 时 再自动返回到 00 图 2 2 为 60 进制计数器的总体框 图 图 2 2 系统总体框图 3 第第 3 3 章章 六十进制计数器的设计与仿真六十进制计数器的设计与仿真 3 1 基本电路分析设计 1 十进制计数器 个位 电路 计数器应从 0000 状态开始计数 当第十个 CP 脉 冲出现时 即 1010 状态出现时应立即返回到 0000 状态 需要说明的是 电路是在进入 1010 状态后立即被置成 0000 状态 如图 3 1 所示电路 Q3 Ql作为反馈信号接到与非门 的输入端 与非门的输出端与 74LS161 的清零端相连 CR 图 3 1 十进制计数器 个位 2 六进制计数器 十位 电路 计数器应从 0000 状态开始计数 当第六个 CP 脉 冲出现时 即 0110 状态出现时应立即返回到 0000 状态 需要说明的是 电路是在进入 0110 状态后立即被置成 0000 状态 如图 3 2 所示电路 Q3 Q2作为反馈信号接到与非门 的输入端 与非门的输出端与 74LS161 的清零端相连 CR 图 3 2 六进制计数器 十位 3 来自个位的进位电路 十进制计数器 个位 的输出端 Q1 Q2接到与门的输入 4 端 与门的输出端与六进制计数器 十位 相连 当十进制计数器 个位 计数到 1001 状态时 六进制计数器 十位 ET 端接收到 1 信号 此时六进制计数器 十位 处于保 持状态 当下一个 CP 脉冲信号到来时 计数器 个位 和计数器 十位 同时处于计数 状态 紧接着计数器十位 ET 端接收到 0 信号 继而保持新的状态 来自个位的进位电路 如图 3 3 所示 图 3 3 来自个位的进位电路 4 时钟脉冲电路 图 3 4 时钟脉冲电路 5 选定仪器列表 表 3 1 仪器列表 仪器名称型号数量用途 同步十六进制 计数器 74LS161N 2 片 级联构成 60 进制 计数器 与非门 7400N 2 个 辅助设计构成其 他计数器 与门 7408J 1 个 辅助设计构成个 位进位电路 共阴极显示器 DCD HEX 2 只显示数字计数 电压源 Vcc 5v 1 个提供电压 时钟脉冲 5V 200Hz 1 个 提供时钟脉冲电 压 5 6 译码显示电路 图 3 5 译码显示电路 综上所述 可设计六十进制计数器电路如图 3 6 所示 图 3 6 六十进制计数器 3 2 计数器电路的仿真 进入 Multisim12 0 界面 选择放置元件 按照电路图进行线路连接 同时标明所需 参数值 确认电路无误后 即可单击仿真按钮 实现对电路的仿真工作 观察结果看是 否与理论分析的预测结果相同 如图 3 7 所示为该六十进制计数器的仿真图 6 图 3 7 六十进制计数器电路仿真图 7 第第 4 4 章章 总结总结 在设计过程中我查阅了大量的资料 了解了许多关于计数器设计方面的问题 进一 步理解了各种元器件的使用方法 这次课程设计让我学到了很多 不仅掌握了简单的电 子电路的设计与制作 也掌握了毕业设计写作的方法和格式 在制作电路时 我深深体 会到连接电路时一定要认真仔细 每一步骤都要认真分析 本次课程设计也反映出很多 问题 比如竞争 冒险现象是很常见的 并且消除此现象并不是很容易 尤其是对结构 复杂的电路而言 往往消除了一处竞争 冒险现象 又产生了另一处 此问题需要我以 后多加注意 本设计原理简单 结构清晰 较为容易仿真成功 从本次课程设计中使我获益匪浅 在实验过程中要用心面对每一个问题 通过不断的努力去解决这些问题 在解决设计问题 的同时自己也在其中有所收获 首先使我对数电这门课程有了更深的体会 通过对 60 进