电子系统设计总.ppt

电子系统类型模拟电子系统；数字电子系统；模数混合系统三大技术转移模电-数电；分立元件-集成电路；固定元件-可编程器件随着电子技术的发展综合电子系统中模拟子系统比重下降模拟子系统具有关键的作用模拟子系统的设计具有挑战性模拟子系统设计的关键如何性能优良的集成电路连接成系统，满足设计要求,第1章基于集成运放的放大电路设计,1.1运算放大器的模型,2.实际运算放大器模型,（1）差分输入电阻ri；（2）电压增益AVO；（3）输出电阻rO；（4）差分输入电压vD=vP-vN。,741运算放大器的ri=2M，AVO=200V/mV，ro=75。,4.仪表放大器基本差分电路虽然可以达到放大差模信号，抑制共模信号的目的，但存在输入电阻较低、增益调节不便的缺点。,1.3集成运放的主要参数输入偏置电流、输入失调电流输入失调电压增益带宽积GBW转换速率SR共模抑制比CMRR最大差模输入电压和最大共模输入电压,第1章基于集成运放的放大电路设计,第1章基于集成运放的放大电路设计,1.增益带宽积GBW开环电压增益从开环直流增益A0下降3dB时所对应的频宽称为开环带宽BW。从开环直流增益到0dB时所对应的频宽称为单位增益带宽GBW。,第1章基于集成运放的放大电路设计,第1章基于集成运放的放大电路设计,第1章基于集成运放的放大电路设计,2.转换速率转换速率又称压摆率，是运放在额定负载及输入阶跃大信号时输出电压的最大变化率，即,第1章基于集成运放的放大电路设计,2.转换速率用放大器处理大振幅的高频输出，除了放大器的带宽，还应考虑运放的转换速率。当处理信号的频率发生变化时，转换速率维持不变，当放大器输出大振幅的高频信号时，转换速率对实际带宽起到主要的约束。,2.转换速率假设运算放大器的转换速率为SR，欲输出信号的振幅为Vo（max），那么大振幅的频率带宽可用下式换算：,第1章基于集成运放的放大电路设计,fp（max）=SR/（2Vo（max）,2.转换速率OPA552的单位增益带宽GBW为12MHz，SR为24V/S，用其构成放大倍数为5的反相放大器，其小信号带宽为12MHz/5=2.4MHz，当输出信号的峰-峰值为10V时，其,第1章基于集成运放的放大电路设计,fp（max）=SR/（2Vo（max）=764（kHz）,第1章基于集成运放的放大电路设计,1.4正确使用集成运算放大器1.集成运放的选择无特殊要求：选通用运算放大器一个电路包含多个运放：选双运放、四运放对功耗有限制：低功耗运放有很高的输入阻抗：高输入阻抗运放系统要求精密：高精密、低漂移、低噪声运放系统工作频率较高：高速及带宽运放较大负载：功率运放,第1章基于集成运放的放大电路设计,1.4正确使用集成运算放大器2.使用集成运放应注意的问题（1）正确使用性能参数在使用运算放大器时，领会参数含义、注意参数测试条件。设计时要对参数留有一定余量，使用时一定要查阅相关器件的数据手册。性能参数是在一定外部条件下测定的：环境温度直流供电电压负载条件信号大小和频率,第1章基于集成运放的放大电路设计,1.4正确使用集成运算放大器2.使用集成运放应注意的问题（2）输入保护电路,第1章基于集成运放的放大电路设计,1.4正确使用集成运算放大器2.使用集成运放应注意的问题（3）供电电源的去耦,大容量的电容用作低频滤波，小容量的电容因其对高频信号形成低阻抗通路，从而起到高频滤波作用。,第1章基于集成运放的放大电路设计,1.4正确使用集成运算放大器2.使用集成运放应注意的问题（4）地线连接原则底线连接总的原则是地线应短而粗并且在同一个点连接，数字地和模拟地分开。,第2章模拟滤波器的设计,第2章模拟滤波器的设计,2.1模拟有源滤波器设计滤波器的品质因素Q也称为滤波器的截止特性系数，其值决定了滤波器在附近的频率特性。按照附近频率特性特点，可将滤波器分为巴特沃斯（Butterworth）型、切比雪夫（Chebyshew）型、贝塞尔（Bessel）型三种类型。,2.1模拟有源滤波器设计巴特沃斯滤波器的输出信号幅度随频率增高单调下降，具有最平坦的通带幅频特性，但相移与频率的关系不是很线性，阶跃响应有过冲。贝塞尔滤波器在通带内具有与巴特沃斯滤波器一样的最大平坦特性，相移和频率之间有良好的线性关系，阶跃响应过冲小，但幅频曲线的下降较缓慢。切比雪夫滤波器通带内增益有起伏（纹波），与巴特沃斯滤波器和贝塞尔滤波器相比过渡带曲线下降较快。,第2章模拟滤波器的设计,二阶无限增益多重反馈滤波器基本电路的优点是电路有倒相作用，使用元件少，但增益调节对其性能参数会有影响。二阶电压控制电压源滤波器电路的优点是电路性能稳定，增益容易调节。,第2章模拟滤波器的设计,模拟有源滤波器在使用中的不足：由于元件参数的容差和运算放大器非理想性的影响，实际滤波器的响应很有可能偏离理论上预期滤波器参数易受环境温度影响滤波器带宽不易调整滤波器外围元件多，体积大,2.2开关电容滤波器(SCF)SwitchedCapacitorFilter,开关电容滤波器是由MOS开关、MOS电容和MOS运算放大器构成的一种大规模集成电路滤波器。开关电容网络通过MOSFET开关周期性地作用于MOS电容来模拟电阻，使得开关电容滤波器的时间常数取决于电容的比值而不是RC乘积。因此，开关电容滤波器可以提供稳定的截止频率或中心频率。开关电容滤波器可直接处理模拟信号，而不必像数字滤波器那样需要A/D、D/A变换，简化了电路设计，提高了系统的可靠性。,2.2开关电容滤波器,1开关电容电路开关电容电路是根据电荷储存和转移原理而构成的电路。,2.2开关电容滤波器,1开关电容电路开关电容能模拟成电阻，解决了模拟集成电路制造中的一个关键问题。因为在集成电路制造过程中，电阻常常受到容差和热漂移所困扰，而且要占据昂贵的芯片面积。例如，制造一个10M的集成电阻所占硅片衬底面积约为1mm2，而制造一个10M的开关电容模拟电阻，在fC=100kHz时，只要制造1pF的MOS电容，该电容占用的硅片衬底面积只有0.01mm2。,2.2开关电容滤波器,2.开关电容积分器结论：电路中没有电阻。特征频率0取决于电容比值，采用现有的技术，很容易就可以达到低至0.1%的比值容差。特征频率0与时钟频率fCLK成比例，表明开关电容必然是可编程的。改变会在频谱图上使响应上移或下移。另一方面，如果需要一个固定和稳定的特征频率fCLK，则可用一石英晶体振荡器来产生fCLK。,2.2开关电容滤波器,开关电容滤波器使用时基本上不需要外接元件，频率响应函数是固定的，只需要确定其截止频率。由于滤波器截止频率与时钟频率有一定的比例关系，因此，滤波器的设计任务仅仅是对时钟频率的选择。,第3章直流稳压电源设计,直流稳压电源将交流电网电压转换成直流电压，为电子系统提供工作电源，是各种电子系统的重要组成部分。,直流电源的组成及各部分的作用,改变电压值通常为降压,交流变脉动的直流,减小脉动,1)负载变化输出电压基本不变；2)电网电压变化输出电压基本不变。,半波整流,全波整流,在分析电源电路时要特别考虑的两个问题：允许电网电压波动10，且负载有一定的变化范围。,第3章直流稳压电源设计,1直流稳压电源的组成整流电路利用二极管的单向导电性，将正弦交流电压转换成单向脉动电压。半波整流、全波整流、桥式整流。滤波电路滤除整流电压中的纹波。电容滤波电路、电感滤波电路、型滤波电路,第3章直流稳压电源设计,2直流稳压电源的技术指标最大输出电流指稳压电源正常工作的情况下能输出的最大电流，用IOmax表示。输出电压稳压电源正常工作时的输出电压值，用VO表示。,直流稳压电源主要技术指标,（1）最大输出电流,指稳压电源正常工作的情况下能输出的最大电流，用IOmax表示。,正常工作时，IOIO,max时或输出短路时损坏稳压电源，稳压电源应设有过流保护电路。,直流稳压电源主要技术指标,（2）输出电压,稳压电源正常工作时的输出电压值，用VO表示。,测试方法：RL最大，测得VO；减小RL至VO下降5%；测得IO,max。,注意：IO,max后，迅速增大RL，以免稳压电源功耗过大。,被测稳压电源,220V,+VO-,V,A,IO,RL,3.2固定式线性直流稳压电源设计,线性直流稳压电源的特点：输出电压比输入电压低输出纹波较小工作产生的噪声低发热量大、效率较低、体积大,3.2固定式线性直流稳压电源设计,例3.2-1设计一线性直流稳压电源，要求输出5V的直流电压，输出电流Io为1A。假设交流输入电压为220V、50Hz，电压波动范围+10%-10%。,3.2固定式线性直流稳压电源设计,固定式线性直流稳压电源设计,1.集成稳压器的选择,三端固定式集成稳压器最常见的产品为78XX系列和79XX系列。78XX系列为正电压输出，79XX为负电压输出。,根据设计直流稳压电源输出和输出电流的指标，三端集成稳压器的型号应选用7805和7905。7805和7905输出电压分别为+5V和-5V，输出电流为1.0A，满足设计要求。,固定式线性直流稳压电源设计,在使用7805和7905时要注意以下几点：引脚不能接错；要注意稳压器的散热；稳压器的输入电压VI应处在一定的范围。,固定式线性直流稳压电源设计,2.电源变压器的选择通常根据变压器二次侧输出的功率P2来选择变压器。二次侧输出的功率取决于输出电压和输出电流。一般来说，变压器次级侧的输出电压V2与稳压器电压VI的关系为,固定式线性直流稳压电源设计,2.电源变压器的选择由于VI越大，集成稳压器的压差越大，功耗也就越大。考虑交流电压的波动，VI取9V比较适宜。变压器二次侧电压V2取8V。加到二极管整流桥上的电压应为2x8V=16V。,二次侧输出功率P2/W,效率,稳压器输出端：电容值的选取C2、C3、C6、C7的作用是减少纹波、消振、抑制高频脉冲干扰，可采用0.10.47F的陶瓷电容；,固定式线性直流稳压电源设计,3.滤波电容选取电容值的选取C4、C8为稳压器输出侧滤波电容，起到减少纹波的作用，根据经验，一般选取47470F；C1、C5为稳压器输入侧的滤波电容，作用是将整流电路输出的直流脉动电压转换成纹波较小的直流电压。滤波电容值可以采用以下方法估算,固定式线性直流稳压电源设计,4.整流二极管选取整流二极管D1D7的反向击穿电压VRM应满足额定工作电流应满足,开关型稳压电源的特点及基本原理,线性稳压电源：结构简单，调节方便，输出电压稳定性强，纹波电压小。缺点是调整管工作在甲类状态，因而功耗大，效率低（2049）；需加散热器，因而设备体积大，笨重，成本高。若调整管工作在开关状态，则势必大大减小功耗，提高效率，开关型稳压电源的效率可达7095。体积小，重量轻。适于固定的大负载电流、输出电压小范围调节的场合。,构成开关型稳压电源的基本思路:,将交流电经变压器、整流滤波得到直流电压控制调整管按一定频率开关，得到矩形波滤波，得到直流电压,引入负反馈，控制占空比，使输出电压稳定。,ACDCACDC,简单可编程逻辑器件,1.可编程只读存储器PROM,特点：与阵列固定、或阵列可编程,与阵列最小项或阵列最小项的和项,简单可编程逻辑器件,例：用PROM实现以下逻辑函数：,对于大多数逻辑函数而言，并不需要使用全部最小项，造成浪费,简单可编程逻辑器件,例：用PLA实现逻辑函数,简单可编程逻辑器件,3.可编程阵列逻辑PAL（ProgrammableArrayLogic）,PAL的与阵列可编程，或阵列是固定的。,简单可编程逻辑器件,例用PAL实现1位全加器。,CPLD是由简单可编程逻辑器件发展起来的,其主体结构仍是与或阵列。,复杂可编程逻辑器件CPLD,自从90年代初Lattice公司高性能的具有在系统可编程ISP(InSystemProgrammable)功能的CPLD以来，CPLD获得了迅速发展。,Altera公司MAX7000S系列，MAX3000A系列，MAXII系列。,CPLD由逻辑阵列块LAB、可编程内连阵列PIA和I/O控制块等几部分构成。,复杂可编程逻辑器件CPLD,CPLD由逻辑阵列块LAB、可编程内连阵列PIA和I/O控制块等几部分构成。,PIA起到信号的中转调度控制作用，它既接收216根I/O控制信号、16根来自LAB的信号和全局时钟、清零、使能信号，又将36根信号发送到LAB的宏单元的与列阵，210根使能信号发送到I/O控制块以控制它的三态输出缓冲器。,四根输入信号既可作通用输入信号，也可作高速、全局控制信号,每个LAB包含16个宏单元、2个独立的全局时钟和1个全局清除。LAB接收来自PIA的36根输入信号作为通用的逻辑输入，有216条输出信号送到I/O控制块。,宏单元的结构和原理,复杂可编程逻辑器件CPLD,宏单元是CPLD的最小逻辑单元，能单独组成组合逻辑和时序逻辑。,宏单元的结构和原理,复杂可编程逻辑器件CPLD,乘积项选择矩阵将乘积项发送到触发器，为触发器提供时钟、清零、置数、使能等信号。,可编程触发器用于实现时序逻辑电路，可根据需要构成D、JK、T和SR等不同功能触发器。,宏单元由逻辑阵列（门阵列、或门、异或门）、乘积项选择器和一个可编程触发器组成。,每个宏单元的与门阵列可产生5个乘积项。,共享扩展乘积项就是每个宏单元提供一个未使用的乘积项，反相后回馈到逻辑阵列块中，以便集中使用。,并联扩展乘积项是宏单元中一些没有被使用的乘积项，加到相邻的宏单元以实现复杂的逻辑函数。,串行数据检测电路,CPLD实现,复杂可编程逻辑器件CPLD,通过在可编程连线阵上布线，将不同的LAB相互连接，构成所需逻辑。MAX3000A的专用输入、I/O引脚和宏单元输出都连接到PIA，而PIA把这些信号送到器件内的各个地方。MAX3000A的PIA具有固定延时，从而消除了信号之间的延迟偏移，使时间性能更容易预测。,可编程连线阵列PIA,复杂可编程逻辑器件CPLD,第六章数字系统设计举例,6.1概述数字系统是指对数字信息进行存储、传输、处理的电子系统。数字系统一般可划分为控制单元和数据处理单元。数据处理单元完成数据处理，产生系统的输出信号，并产生数据运算状态信息。数据处理单元主要由寄存器、运算器、数据选择器等部件组成。控制单元根据外部控制信号，并从数据单元得到状态信号，产生控制信号序列，以决定何时进行何种数据运算。控制单元属于时序逻辑电路，一般由同步状态机实现,6.1概述,数据处理单元,控制单元,外部控制信号,时钟,控制与条件信号,数据输出,数据输入,数字系统基本组成,6.1概述,现代数字系统设计方法：自顶而下（fromtoptodown）从上而下的划分过程中，最重要的是将系统或子系统划分成控制单元和数据处理单元。数据处理单元的功能模块通常为设计者熟悉的各种功能电路。设计者的主要任务是控制单元的设计，而控制单元实际上是一个状态机。,6.2设计实例4位数字频率计,1设计题目,设计一个4位数字频率计，测量范围为09999Hz，假设被测信号为标准方波信号。,6.2设计实例4位数字频率计,频率就是周期性信号在单位时间（1S）内的变化次数。,若在一定1S的时间间隔内测得这个周期性信号的重复变化次数为N，则其频率可表示为：f=N,2基本原理,数字频率计的设计,数字频率计的硬件电路设计,频率计硬件原理框图,LED显示电路,时钟产生电路,FPGA芯片EP2C5T144,CLKIN,CLK1,数字频率计的硬件电路设计,显示电路原理框,数字频率计的硬件电路设计,时钟产生电路原理框,数字频率计的顶层设计和底层设计,1.采用“自顶而下”的设计方法。2.顶层设计一般采用原理图，也可以采用VHDL。3.数字系统可分为控制器和数据处理单元两部分。控制器用VHDL语言编写，数据处理单元中的模块可采用VHDL语言编写，也可以在元件库中选择现成的模块。,数字频率计的设计,3顶层原理图,I/O端口功能：,（1）可以模拟量输入输出，也可以是数字量输入输出；,（2）可以是推拉式输出，也可以是漏级开路输出；,（3）禁止或允许弱上拉功能；,（4）可通过优先交叉开关配置成内部数字资源的输入输出引脚。,7.2C8051F360I/O端口,I/O端口的特殊功能寄存器,7.2C8051F360I/O端口,端口0寄存器P0,端口0输入模式寄存器P0MDIN,端口0输出模式寄存器P0MDOUT,端口0跳过寄存器P0SKIP,SFR的分页结构,使用“MOVSFRPAGE，#页号”指令切换到相应的页,7.2C8051F360I/O端口,1.端口0寄存器P0位70：P07:0写输出出现在I/O引脚0：输出低电平；1：输出高电平。读模拟输入引脚，读入值总为0；数字输入引脚，引脚电平0：P0.n为低电平；1：P0.n为高电平。,2.端口0输入模式寄存器P0MDIN位70：P07:0模拟输入配置位0：相应的P0.n配置为模拟输入引脚；1：相应的P0.n配置为数字输入引脚。3.端口0输出模式寄存器P0MDOUT位70：P07:0输出模式配置位0：相应的P0.n配置为漏极开路输出；1：相应的P0.n配置为推拉式输出。4.端口0跳过寄存器P0SKIP位70：交叉开关跳过允许位0：相应的P0.n引脚不被交叉开关跳过；1：相应的P0.n引脚被交叉开关跳过。,7.2C8051F360I/O端口,交叉开关在将数字资源连接到I/O引脚时，遵循以下原则：被XBR0、XBR1寄存器选中的内部数字资源被连到I/O引脚，没有选中的数字资源则不连接到I/O引脚分配I/O引脚时总是从P0口的最低位开始安排，唯一例外的是，UART0总是被连接到P0.1和P0.2。如果系统中需要使用某些I/O引脚，只需将PnSKIP寄存器中对应位置1.,交叉开关寄存器XBR0（SFR地址：E1H，SFR页：F）,交叉开关寄存器XBR1（SFR地址：E2H，SFR页：F）,弱上拉使能位,交叉开关使能,T1使能,T0使能,PCA外部计数输入使能,PCA模块I/O使能位,C8051F360I/O端口初始化步骤,7.2C8051F360I/O端口,（1）使用端口输入模式寄存器PnMDIN，选择所有端口的输入模式（模拟或者数字）；,（2）使用端口输出模式寄存器PnMDOUT，选择所有端口的输出模式（漏极开路还是推拉式输出）；,（3）使用端口跳过寄存器PnSKIP，选择需要跳过的I/O引脚；,（4）使用XBRn选择内部数字资源；,（5）使能交叉开关（XBRAE=1）。,C8051F360I/O端口初始化示例,MOVP0MDIN，#11100111B；P0.3-P0.4设置为模拟量输入MOVP1MDIN，#0FFH；P1设置为数字量输入MOVP2MDIN，#0FEH；P2.0设置为模拟量输入MOVP3MDIN，#0FFH；P3设置为数字量输入,7.2C8051F360I/O端口,C8051F360I/O端口初始化示例,MOVP0MDOUT，#10000011B；P0.0、P0.1、P0.7推拉式输出MOVP1MDOUT，#0FFH；P1设置为推拉式输出MOVP2MDOUT，#0FEH；P2.0设置为OC输出MOVP3MDOUT，#0FFH；P3设置为推拉式输出MOVP4MDOUT，#0FFH；P4设置为推拉式输出,7.2C8051F360I/O端口,C8051F360I/O端口初始化示例,MOVP0SKIP，#11111001B；P0.1P0.2不被交叉开关跳过MOVP1SKIP，#0FFH；P1被交叉开关跳过MOVP2SKIP，#081H；P2.1P2.6不被交叉开关跳过,SPI,I2CMOVP3SKIP，#11111011B；P3.2不被交叉开关跳过,/SYSCLKMOVXBR0，#0FH；使能UART，SPI、I2C，/SYSCLKMOVXBR1，#0C0H；禁止弱上拉，允许交叉开关,7.2C8051F360I/O端口,7.3振荡器,可编程内部高频振荡器（H-F）精度2%,可编程内部低频振荡器（L-F）,外部振荡器驱动电路,PLL,7.3振荡器,内部高频振荡器控制寄存器OSCICN(SFR地址：BFH，SFR页；F),内部高频振荡器使能,频率准备好标准,中止（挂起）使能,频率控制位,内部低频振荡器控制寄存器OSCLCN(SFR地址：ADH，SFR页；F),内部低频振荡器使能,频率准备好标准,频率控制位,分频位,外部振荡器控制寄存器OSCXCN(SFR地址:B6H,SFR页:F),晶体振荡器有效标志,外部振荡器方式位,外部振荡器频率控制位,00 x：外部振荡器电路关闭010：外部CMOS时钟方式011：外部CMOS时钟方式二分频100：RC振荡器方式101：电容振荡器方式110：晶体振荡器方式111：晶体振荡器方式二分频,7.3振荡器,voidOscInit（void）SFRPAGE=0 x0f；OSCICL=OSCICL+4；/频率校准OSCICN=0 xc2；/允许内部振荡器，频率除2作为SYSCLKCLKSEL=0 x00；/选择内部振荡器SFRPAGE=0 x00；return；,内部高频振荡器（H-F）初始化,1.串行总线定义、特点、种类,串行总线：数据在同步时钟的作用下逐位传送。,特点：硬件连接简单，可靠性高，芯片体积小。速度较慢，编程相对复杂。,常用的串行总线：SPI总线、I2C总线、单总线。,2.SPI总线（SerialPeripheralInterface）,SCK：同步时钟。,MOSI：主输出，从输入。,MISO：主输入，从输出。,NSS：从选择（片选信号）。SS(slaveselect),CS(chipseleck),STE(slavetransmitenable),SPI总线一般包括4根信号线：,3.SPI总线系统原理框图,SPI总线系统扩展图,I2C总线系统扩展图,6.I2C总线（Inter-Integrated-Circuit）,（2）挂在I2C总线上的器件有主机和从机之分。,主机是指主动发起一次传送的器件，它产生起始信号、终止信号和时钟信号；从机是指被主器件寻址的器件。,在单片机系统中，主机一般由单片机担当，从机则为其它器件，如存储器、键盘及LED驱动器、A/D或D/A转换器、实时时钟器件等。,7.I2C总线特点,（3）每个连接到I2C总线的器件都有唯一的地址。主机在发出起始信号以后，传送的第一个字节总是地址字节，以指示由哪个器件来接收该数据。,88,CAN总线,CAN（ControllerAreaNetwork）即控制器局域网，可以归属于工业现场总线的范畴，通常称为CANbus，即CAN总线，是目前国际上应用最广泛的开放式现场总线之一。,CAN总线特点如下：（1）多主机方式工作，网络上任意一个节点均可以在任意时刻主动地向网络上的其他节点发送信息，而不分主从，通信方式灵活。（2）网络上的节点（信息）可分成不同的优先级，可以满足不同的实时要求。