电子钟课程设计课案

1、推南呼紇爭院电子技术课程设计报告题 目：数字时钟仿真设计学生姓名：杨栓柱学生学号： 1414020137年 级：2014级专 业:电子信息工程班 级：一班指导教师：吕兆承电子工程学院制2016年6月1.引言12 课程设计的思路与任务 12.1课程设计的思路 12.2课程设计的任务23数字时钟的发展前景及现状 24数字时钟设计方案制定 25. 数字时钟模块设计 35.1 数字时钟秒脉冲的设计 35.2 计数器的设计 55.3 计时电路的设计 55.4 数字电子时钟的设计 65.5 校时电路的设计 65.6 整点报时 75.7 课程总设计图 86.设计仿真实现 86.1 秒脉冲信号调制仿真 86.

2、2 数字钟解调仿真 97 总结及体会 97.1 课程设计的总结 97.2 课程设计的体会 9参考文献 10淮南师范学院电子工程学院电子信息工程专业 2018届课程设计论文数字时钟仿真设计学生：杨栓柱指导教师：吕兆承电子工程学院电子信息工程专业1.引言在现在社会中，数字钟已经成为人们日常生活中的必须品。在20世纪末，电子技术有了飞快的发展，在通信技术上用数字信号代替模拟信号。数字时钟即是在 这个背景下产生。数字钟相比模拟钟能给人一种一目了然的感觉，可以同时显示到 时分秒。数字钟具有走时准确、方面简单等优点，被广泛用于个人家庭，车站，码 头，办公室等公共场合。由于数字集成电路的发展与石英振荡器的广

3、泛应用，使得 其精度远远超过老式钟表，与传统的机械表相比，不需要经常校时，具有较长的寿 命。数字钟的设计涉及到模拟电子与数字电子技术，其中大部分是数字部分。逻辑 门、电路、数字逻辑表达式、计算真值表和逻辑函数的关系，编码器、译码器显示 等基本原理。现在主要用各种芯片实现其功能，更加方便和准确。数字钟的发展也 是越来越重要，诸如定时报警，校时自动打铃，定时广播，自动启闭路灯甚至各种 定时电气的自动启用都是以钟表数字化为基础的。因此研究数字钟以及扩大其应用 有着非常现实的意义。2课程设计的思路与任务2.1课程设计的思路本课程设计主要设计由555定时器构成的秒信号发生器，数字计时电路，校时 电路以及

4、整点报时电路组成。其中数字计时电路又分为60进制计数器完成秒和分的计数；24进制计数器完成时的计数，采用译码器将计数器的输出译码后送至七段数 码管显示。译码器统一采用 74LS160D，计数器为74LS160D与7413N实现六十进 制，74LS160D与7412实现二十四进制。校时电路采用开关控制时、分、秒计数器 的时钟信号为校时脉冲以完成校时。整点报时电路需译码电路将整点时间识别出来 完成报时。先设计出脉冲振荡器输入一定频率的脉冲，但是现在不明确是否会出现输入信 号无法使电路工作所以，将大致的电路用原理图表示出来，然后通过原理图画出电 路，对出现的问题采用进一步的分析以及整改。1淮南师范学

5、院电子工程学院电子信息工程专业 2018届课程设计论文原理框图如图1(2) 设计一个具有显时、校时、报时的数字电子时钟，能独立完成整个系统的 设计。(3) 用multisim12.0仿真实现数字时钟的功能。3 数字时钟的发展前景及现状现在是一个知识爆炸的新时代。新产品、新技术层出不穷。电子技术的发展更 是日新月异，可以毫不夸张地说，电子技术的应用无处不在。电子技术正在不断改 变我们的生活，改变着我们的世界。在这快速发展的年代，时间对于人们来说是越 来越宝贵，在快节奏的生活时，人们往往忘记了时间。一旦遇到了重要的事情而忘 记了时间，这将会带来很大的损失。因此我们需要一个定时系统来提醒这些忙碌的

6、人。数字化钟表带给人极大的方便。近些年随着科技的发展和社会的进步，人们对数字钟的要求也越来越高，传统 的时钟已经不能满足人们的需求。多功能数字钟不管在性能上还是样式上都发生了 质的变化，有电子闹钟、数字闹钟等等。人们对数字钟的功能及工作顺序都非常熟 悉。但是却很少知道它的内部结构及工作原理。所以对于探索数字钟的结构及应用 成为了首要目的。4. 数字时钟设计方案制定针通过555定时器为电路输入1HZ的脉冲。而在计数器方面，分别为 60进制 计数器与24进制计数器。在60进制的设计中，统一采用74LS160D反馈置数法实 现十进制与六进制的功能，采用六进制与十进制串联，而 74LS160D的输出端

7、（0110六进制端）通过7413N与非门引到CLR端则实现清零作用，另一输出端（1001十进制端）通过与非门与load端相连可实现清零。在分与秒的进位中，用秒 计数器的Load端接分计数器的CLK端控制时钟脉冲。脉冲在上升沿来时计数器开 始计数。时计数器可由两个十进制计数器串接并通过反馈接成二十四进制计数器。 秒信号经过秒计数器、分计数器、时计数器之后，分别得到秒”个位、十位， 分”个位、十位以及 时”个位，十位的计时输出信号，然后送至显示电路，以便实现用 数字显示时、分、秒的要求。秒”和分”的计数器应为六十进制，而 时”计数器应为二十四进制。采用10进制计数器74LS160来实现时间计数单元

8、的计数功能。由alldatesheet可得74ls160d的引脚图如图2所示:CONNECTION DIAGRAM DIP :TOP VILUUJLdLJLdUJLdljJfl CP PtFh 3P SMDhOTE g Fist小=rt3uqsIts MsJiHLre FMaeMHPand五乜r L审冒二比BFi-zl品_HIGHLWfErat e jAz-ks IXW： npjli.au.L.DS U-L.七凸Farji-inputs04 UL0-25 UXCEPCau*iiS*iat) Parallel inpixDuSUL.azsux.CET1 0 U-L.0 5UL.OccM i Ac

9、tive H3h Gwj 三旳“ Input0 5 U.L.023 U.L.lj期即 輛胡（AOM LOW）呷S0 5 U.L.0 U.L.5RSjn:hr3nau5 薛曲&:离Hh运- npjtFE W OL：pL：5 艸Cr傩即i a u.l.C 5 IXL工-4Id U.L 5【23】ULTCe-Ti Cojp：i(Xe 0ia ulS 2.5； U.L.PIHSrILO雇DI却G卅註釦mL JntLM CUXJ M|iAHIS-.SL5.s; ThfPKhEF 1 U.L. P Vllair? 4 and I L.L：二aflePiimw-TfijT GangesD aiUFFIX50

10、CCAGE 7E1B-： JORCERIfiG INFORMATIONSNfiLEXXXj Ce-sr c ek瞪xxxm me h-ALSXXXD 331CLOGIC SYMBOL10GETTC 151 14 ISE优 RMeGNl-AHeWRfcr SlA ard_S1fi-*t 号耳智J巧二f曹Si*i图2 74ls160引脚图5. 数字时钟模块设计5.1数字时钟秒脉冲的设计振荡器可由晶振组成。也可由 555与RC组成多谐振荡器。由555定时器得到1HZ的脉冲，功能主要是产生标准脉冲信号和提供功能扩展电路所需要的信号。集成定时器555电路是一种数字、模拟混合型的中规模集成电路，输入信号自

11、引脚6和引脚2输入，输出信号至引脚3输出。引脚4是复位端，当其为0，555输出低电 平，平时4端开路或Vcc。引脚5是控制电压端，当其外接一个输入电压，即改变了 比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一 滤波电容，以消除外界来的干扰，并确保参考电平的稳定。当芯片内部三极管导通时，将给接于引脚7的电容提供低阻放电通路。555定时器构成多谐振荡器。5端口连接10nf电容，起滤波作用。将端口 6和端口 2连在一起，作为输入信号Vi的输入端。在电路接通电源时，由于电容 C1还未 充电，所以Vc （即6端口和2端口）为低电平，电路输出（即3端口）为高电平。555 芯片内部

12、的三极管截止，Vcc通过电阻（R1 - R2）对电容C1充电，电路进入暂稳态。在暂稳态期间，随着电容Ci的充电，Vc电位不断升高，当Vc_2/3Vcc时，电路输出 （即3端口）反转为低电平，电路发生一次自动翻转。与此同时，555芯片内部的三极管导通，电容 C1放电，电路进入另一暂稳 态。 在这一暂稳态期间，随着电容Ci的放电，使Vc电位逐步下降。当Vc下降至Vc町/Vcc时，使电路输出（即3端口）翻转为高电平，电路又一次自动发生翻转。此后，重复上述电容Ci的充电过程，如此反复，形成多谐振荡由上述分析，在电容充电时，暂稳态的持续时间为twi 二 0.7（ Ri R2）Ci（ 1）在电容放电时，暂

13、稳态持续时间为(2)tw2 -0. 7R O因此，电路输出矩形脉冲的周期为T =( t W t w 0. 7 (R 2R )C( 3)振荡频率为f =1.44/(Ri 2R2)Ci =1( 4)令占空比q为1/3(5)q =（ R + F2） / （R+ 2R ）C为10uf，则求出Ri二R2 ,约为47K。则数字时钟秒脉冲如图3所示：图3数字时钟秒脉冲设计图5.2计数器的设计60进制计数器用两片74LS160再加上一片74LS13,从而即可构成60进制计数器，如图4:图4 60进制计数器的设计12二十四进制计数器时计时电路与分、秒计时电路相比，首先就是触发信号来源于分计时电路的进位，其计时范

14、围为0-23,如图5所示:图5二十四进制计数器5.3计时电路的设计秒计时电路的设计秒计时电路周期计时为 60s，触发信号由秒信号发生器提供。当计数值为59s时，下一次触发信号输入时，向前进位并对计数值清零同时开始进入到下一个计数周期。设计图如图6所示：图6秒计时电路时计时电路的设计在数字时钟的设计中，时计时的周期都为24h,当触发信号输入时，计数器计数1累计到23后，下一秒开始清零并向前进位。当计数值达到23时，下一个触发信号输入时，计数器清零同时进入下一个计数周期。设计图如图7所示：图7时计时电路的设计5.4数字电子时钟的设计由60进制与24进制组合而成的系统如图8所示:图8数字电子时钟5.

15、5校时电路的设计数字钟应具有分校正和时校正功能，因此，应该截断分个位和时个位的直接计 数通路，并采用正常计时信号与校正信号随时切换的电路接入其中。校正信号可直 接取自信号发生器产生信号，输出端则与分或时个位计时输入端相连。当开关打到一端时，正常输入信号可以顺利通过，故校时电路处于正常计时状态，当开关打到端时，信号产生校时电路处于校时状态。校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时 如图，当开关 A,B闭合，C,D断开时，电路进行正常的计时工作；当开关 A,B断C是校时开关，D是校分开关，开关 E开，C,D闭合时，就可以自动进行校时。当然也可以手动校准时间，这是需要不断

16、闭合、断开开关，每次只改变一个数。其中用来控制秒的校准，断开时，秒显示为 0。 位，故添加反向器，从而实现开关校时电路。二二二二4二二：考虑到开关电路中到59秒及开始向前进如图9所示:： ： ： ： ： ： ： :Ml：Jfl 日 - ：图9校时电路时钟出现误差,需要校准。当数字钟接通电源将开关校时加入到时钟电路中，或者计时出现误差时，需要校正时间。校时是数字钟应具备的基本功能。对校时电 路的要求是，在小时校正时不影响分和秒的正常计数，在分校正时不影响秒和小时 的正常计数。校时方式有快校时和慢校时两种。快校时是，通过开关控制，使计数 器对1HZ的校时脉冲计数。慢校时是用手动产生单脉冲作校时脉冲

17、下图所示为校时电路和校分电路。其中 S1是校分用的控制开关，S2为校时用的控制开关，他们的 控制功能下表所示。校时脉冲采用分频器输出的1HZ的脉冲，当S1或S2分别为0时可进行快校时。如果校时脉冲由单脉冲产生器提供，则可进行慢校时。Multisim 12.0仿真软件校时的具体设计方法是：用一个单刀双掷开关切换技术 功能与校时功能，另一端接计数器的脉冲输入端，开关置于函数发生器这一端便可 以校时，置于计数器的进位端便是计时。不校正时间时开关都应打在与非门的那一 端。5.6整点报时电路应在整点前十秒钟内开始整点报时，即当时间在 59分50秒到59分59秒 期间时，报时电路报时控制信号。当时间在 5

18、9分50秒到59分59秒期间时，分十 位、分个位和秒十位均保持不变，分别为 5,9和5。因此可将分计数器十位的 Qc和Qa个位的Qd和Qa及秒计数器十位的Qc和Qa相与。从而产生报时控制信号。报 时电路可选74HC30来构成。74HC30为8输入与非门。整点报时的功能要求时，每 当数字时钟计时快到整点时发出声响。由原理可知当分钟计数到一个周期向前进位 时，蜂鸣器开始工作。如图10所示：图10整点报时电路5.7课程总设计图图11数字电子时钟6设计仿真实现6.1秒脉冲信号调制仿真图12秒脉冲信号调制波形输出6.2数字钟解调仿真图13数字钟数字输出7总结及体会7.1课程设计的总结由振荡器、秒计数器、

19、分计数器、时计数器、显示数码管设计了数字时钟电 路，经过仿真得出较理想的结果，说明电路图是正确的，可以实现所要求的基本功 能：计时、显示精确到秒、时分秒校时，整点报时的功能。测试时有的器件在理论上可行，但是在实际运行中就无法看到结果，所以得换 不少器件，有时无法找出错误便更换器件重新接线以使电路正常运行。Multisim12.0软件有时会出问题，在理论上可行的电路在调试中未必能显示出来，这就需要耐 心，仔细的分析和解决问题，不断地尝试才能得出正确的答案。7.2课程设计的体会这一个月以来一直在搞课程设计，本来好多试验报告或者课堂作业啥的，就需 要利用更多时间去完成了。不仅仅是对multisim的

20、学习更是对word的学习。首先，我之前不了解 multisim，但是经过自己的琢磨后画图、连线、找元器件什么的已经 很熟练了，而且我现在加上我的已经完成了六个人的布线，仿真等，而且同学遇到 仿真图无法仿真什么的问题大都是我给他们解决，所以觉得时间花的很值！在一 个，是对于word的学习，自从搞了课程设计后，我发现以前不明白的如何不在目录 添加页眉页脚的设置，如何排版，如何利用公式编辑器，引脚，参考文献的分类都 有所了解，所以我觉得这次课程设计的学习中，学了很多很充实。经过对Multisim12.0的学习和使用，进一步加深了对数字电路的认识。在仿真 过程中遇到许多困难，但通过自己的努力和同学的帮助都一一克服了。首先，连接 电路图过程中，数码管不能显示，后经图形放大后才发现是电路断了。其次，布局 的时候因元器件较多，整体的布局比较困难，因子电路不如原电路直观，最后在不 断努力下，终于不用子电路布好整个电路。调试的时候有的元器件在理论上可行，但是在实际运行中就无法看到效果，所以得换不少器件，有时候无法找出错误便更换器件重新接线以使电路正常运行。在 整个设计中， 74LS160 的接线比较困难，反复修改了多次。在认真学习其方法后采 用归零法和置数法设计出 60进制和 24 进