第5章 存储器系统

1、1第5章 存储器系统21 1）了解了解存储器系统的基本概念及不同类型半导体存储器系统的基本概念及不同类型半导体存储器的特点存储器的特点2 2）熟练掌握熟练掌握典型半导体存储器芯片与系统的连接典型半导体存储器芯片与系统的连接3 3）掌握掌握存储器扩展技术存储器扩展技术4 4）了解了解高速缓冲存储器的概念及其一般工作原理高速缓冲存储器的概念及其一般工作原理教学目的及要求教学目的及要求5.1 概 述主要内容：主要内容：n存储器系统基本概念存储器系统基本概念n半导体存储器的分类及特点半导体存储器的分类及特点n两类半导体存储器的主要区别两类半导体存储器的主要区别1. 存储器系统n将两个或两个以上速度、容

2、量和价格各不相同将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法的存储器用硬件、软件或软硬件相结合的方法连接起来连接起来 构成存储系统。构成存储系统。n系统的存储速度接近最快的存储器，容量接近系统的存储速度接近最快的存储器，容量接近最大的存储器，单位容量的价格接近最便宜的最大的存储器，单位容量的价格接近最便宜的存储器。存储器。存储器系统n在一般计算机中主要有两种存储系统在一般计算机中主要有两种存储系统 Cache存储系统存储系统主存储器主存储器高速缓冲存储器高速缓冲存储器虚拟存储系统虚拟存储系统主存储器主存储器磁盘存储器磁盘存储器Cache存储器系统nCache

3、（高速缓冲存储器）（高速缓冲存储器）n速度快，容量小速度快，容量小n主内存：主内存：n速度慢，容量大速度慢，容量大nCache存储系统由硬件系统管理。对程序员存储系统由硬件系统管理。对程序员是透明的。是透明的。n设计目标：设计目标：n提高存取速度提高存取速度CPUCache主存主存虚拟存储器系统n虚拟存储器系统由主内存和部分磁盘存储器构成。虚拟存储器系统由主内存和部分磁盘存储器构成。n虚拟存储系统由操作系统管理，对应用程序员透明。虚拟存储系统由操作系统管理，对应用程序员透明。n设计目标：设计目标：n增加存储容量增加存储容量存储器的层次结构存储器的层次结构n由上至下容量越来越大，速度越来越慢由上

4、至下容量越来越大，速度越来越慢n 通用寄存器堆及通用寄存器堆及n 指令、数据缓冲栈指令、数据缓冲栈n 高速缓存高速缓存n 主存储器主存储器n 联机外存储器联机外存储器n 脱机外存储器脱机外存储器2. 半导体存储器n半导体存储器由能够表示二进制数半导体存储器由能够表示二进制数“0”和和“1”的、具有记忆功能的半导体器件组成。的、具有记忆功能的半导体器件组成。n能存放一位二进制数的半导体器件称为一个存能存放一位二进制数的半导体器件称为一个存 储元。储元。n若干存储元构成一个存储单元。若干存储元构成一个存储单元。3. 半导体存储器的分类n内存储器内存储器随机存取存储器（随机存取存储器（RAM）只读存

5、储器（只读存储器（ROM）随机存取存储器（RAM）nRAM静态存储器（静态存储器（SRAM）动态存储器（动态存储器（DRAM）只读存储器（ROM）n只读存储器只读存储器掩模掩模ROM一次性可写一次性可写ROMEPROMEEPROM4.半导体存储器的主要技术指标n存储容量存储容量n存储单元个数存储单元个数每单元的二进制数位数每单元的二进制数位数n存取时间存取时间n实现一次读实现一次读/ /写所需要的时间写所需要的时间n存取周期存取周期n连续启动两次独立的存储器操作所需间隔的最小时间连续启动两次独立的存储器操作所需间隔的最小时间n可靠性可靠性n功耗功耗5.2 随机存取存储器掌握：掌握：nSRAM与

6、与DRAM的主要特点的主要特点n几种常用存储器芯片及其与系统的连接几种常用存储器芯片及其与系统的连接n存储器扩展技术存储器扩展技术一、静态存储器SRAM1. SRAM的特点n存储元由双稳电路构成存储元由双稳电路构成n主要特点：主要特点：n存储信息稳定存储信息稳定n存储容量低，存取速度快，价格较高存储容量低，存取速度快，价格较高nSRAM常用作高速缓冲存储器（常用作高速缓冲存储器（Cache）p196双稳态触发电路静态静态 基本存储元电路基本存储元电路RAMRAM2. 典型SRAM芯片掌握：掌握： n主要引脚功能主要引脚功能n工作时序工作时序n与系统的连接使用与系统的连接使用典型SRAM芯片SR

7、AM6264：n容量：容量：8K X 8bn主要引脚：主要引脚：n地址线：地址线：A0-A12n数据线：数据线：D0-D7n输出允许信号：输出允许信号：OEn写允许信号：写允许信号：WEn选片信号：选片信号：CS1，CS2p197+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND123456789101112131428272625242322212019181716156264的工作过程n写操作写操作n读操作读操作 工作时序工作时序图图5-5图图5-63. 半导体存储器总线接口原理n深入理解深入理解n8088总

8、线信号总线信号n主存储器的编址主存储器的编址n半导体存储器与总线的连接方式半导体存储器与总线的连接方式（1 1）80888088总线信号8 80 08 88 8总总线线A19-A0A15-A0MEMR、MEMWIOR、IOW 存储器存储器输入输入/输出输出RD、WR（2 2）微机中的主内存n微机中的主内存可能由多片存储芯片（存储微机中的主内存可能由多片存储芯片（存储体）构成；体）构成；n每片存储器芯片（每个存储体）上都含若干每片存储器芯片（每个存储体）上都含若干存储单元，每个存储单元在整个内存空间中存储单元，每个存储单元在整个内存空间中都必须具有惟一的地址。都必须具有惟一的地址。（3 3）存储

9、器编址001100001111000001011010低位地址低位地址高位地址高位地址存储器编址片选地址（高位）片选地址（高位）片内地址（低位）片内地址（低位）内存地址内存地址n微型机中的主存储器采用高位地址交叉访问方式微型机中的主存储器采用高位地址交叉访问方式n用高位地址选择芯片，低位地址选择芯片内的单元用高位地址选择芯片，低位地址选择芯片内的单元n若芯片容量（单元数）为若芯片容量（单元数）为m，则：，则：n低位地址的位数低位地址的位数=m2log6264芯片的编址片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 0X X X X X X XX

10、X X X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址（4 4）存储器与系统总线的连接001100001111000001011010CS00译译码码器器1CS存储器构建原理：存储器构建原理：28高位交叉访问存储器的连接原理示意图：高位交叉访问存储器的连接原理示意图：低位地址用低位地址用于选择芯片于选择芯片上的单元上的单元高位地址用高位地址用于选中芯片于选中芯片6264芯片与系统的连接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR译码译码电路电路高位地高位地址信号址信号D0D7SRAM 62648088总线总线+5V4. 译码电路n将输入的

11、一组高位地址信号通过变换，产将输入的一组高位地址信号通过变换，产 生一个有效的输出信号，用于选中某一个生一个有效的输出信号，用于选中某一个 存储器芯片，从而确定了该存储器芯片在存储器芯片，从而确定了该存储器芯片在 内存中的地址范围。内存中的地址范围。n将输入的一组二进制编码变换为一个特定将输入的一组二进制编码变换为一个特定 的输出信号。的输出信号。译码方式n全地址译码全地址译码n部分地址译码部分地址译码（1 1）全地址译码n特点：特点：n用全部的高位地址信号作为译码信号；用全部的高位地址信号作为译码信号；n使存储器芯片的每一个单元都占据一个唯一的内使存储器芯片的每一个单元都占据一个唯一的内存地

12、址。存地址。全地址译码例A19A18A17A16A15A14A13& 1CS11SRAM 6264CS2+5V011110006264芯片全地址译码例片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 0 0 01 1 1 1 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址该该6264芯片的地址范围芯片的地址范围 = F0000HF1FFFH全地址译码例n若已知某若已知某SRAM 6264芯片在内存中的地址为：芯片在内存中的地址为： 3E000H3FFFFHn试画出将该芯片连接到系统的译码电路。试画出将

13、该芯片连接到系统的译码电路。全地址译码例n设计步骤：设计步骤：n写出地址范围的二进制表示；写出地址范围的二进制表示；n确定各高位地址状态；确定各高位地址状态；n设计译码器。设计译码器。片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 00 0 1 1 1 1 10 0 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址全地址译码例A19A18A17A16A15A14A13& 1CS1高位地址：高位地址：0011111SRAM 6264CS2+5V00111110SRAM 6264 全地址译码连接A13A14A15A

14、16A17A18A19D0 D7A0A12MEMWMEMR+5VD0 D7A0A12WEOECS2CS11。1。&.6264应用举例 （?地址范围）D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBA&A18A14A13A17A16A15VCCY0626474LS13874LS138的真值表：（注意：输出低电平有效）可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即 Y=f(A,B,C)1 11 11 11 11 11 11 11 1X X X X X X 其其 他他 值值01 11 11 11 11 11 11 11 1 1 1 1

15、 1 1 0 01 0 01 101 11 11 11 11 11 11 1 0 1 1 0 1 0 01 0 01 11 101 11 11 11 11 11 0 1 1 0 1 1 0 01 0 01 11 11 101 11 11 11 11 0 0 1 0 0 1 0 01 0 01 11 11 11 101 11 11 10 1 1 0 1 1 1 0 01 0 01 11 11 11 11 101 11 10 1 0 0 1 0 1 0 01 0 01 11 11 11 11 11 101 10 0 1 0 0 1 1 0 01 0 01 11 11 11 11 11 11 100

16、 0 0 0 0 0 1 0 01 0 0Y7Y7Y6Y6Y5Y5Y4Y4Y3Y3Y2Y2Y1Y1Y0Y0C B AC B AG G1 1 G G2A2A G G2B2B A19-A13为为0011 100时该片时该片6264工作所以该芯片存储单元的地址范工作所以该芯片存储单元的地址范围是围是38000到到39FFFH42（2 2）部分地址译码n特点：特点：n用部分高位地址信号（而不是全部）作为译码信号；用部分高位地址信号（而不是全部）作为译码信号；n使被选中存储器芯片占有几组不同的地址范围。使被选中存储器芯片占有几组不同的地址范围。n若全部高位地址信号的位数为若全部高位地址信号的位数为m，译

17、码信号的位数，译码信号的位数为为i，则所选存储器芯片占有的地址范围数为：，则所选存储器芯片占有的地址范围数为：n对含对含n个存储芯片（存储体）的存储器，若采用个存储芯片（存储体）的存储器，若采用部分地址译码，则高位地址的位数至少应满足：部分地址译码，则高位地址的位数至少应满足：高位地址的位数高位地址的位数n2log2im 43部分地址译码例两组地址：两组地址： F0000H F1FFFH B0000H B1FFFHA19A17A16A15A14A13&16264CS1111000高位地址：高位地址： 1110001011000，1111000445. SRAM存储器接口设计例n将将SRAM 6

18、264芯片与系统连接，使其芯片与系统连接，使其地址范围为：地址范围为：38000H39FFFH。n使用使用74LS138译码器构成译码电路。译码器构成译码电路。45存储器接口设计例n由题知地址范围：由题知地址范围： 0 0 1 1 1 0 0 0 0 0 0 1 1 1 0 0 1 1高位地址高位地址A19A12A046应用举例D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBA&A18A14A13A17A16A15VCCY0应用举例（ SRAM 6116）n11根地址线，根地址线，8根数据根数据线容量是线容量是2K x 8bn21脚读写控制：脚

19、读写控制： 1读读0写写nCS片选信号片选信号nOE输出允许信号输出允许信号123456789101112242322212019181716151413A7A6A5A4A3A2A1A0D0D1D2VCCA8A9R/WOEA10CSD7D6D5D4D3GND用存储芯片用存储芯片6116构成一个构成一个4KB的存储器的存储器应用举例（6116）地址分析A19A18A17A16A15A14A13A12A11A10 A0.011110000和1从全0到全178000到FFF应用举例（6116）RWD0D7A0A10OED0D7A0A10MEMWMEMRRWD0D7A0A10OED0D7A0A10ME

20、MWMEMRA19A14A18A17A16A15A13A12A11G1G2BG2ACBA&.&74LS138CSCSY1Y061166116 150二、动态随机存储器DRAM511. DRAM的特点n存储元主要由电容构成；存储元主要由电容构成；n主要特点：主要特点：n存储信息不稳定，需要存储信息不稳定，需要定时刷新。定时刷新。n存储容量高，存取速度较低，价格便宜。存储容量高，存取速度较低，价格便宜。nDRAM芯片主要用作主内存。芯片主要用作主内存。单管动态存储器存储元DRAM芯片的结构特点n采用行地址和列地址来确定一个单元采用行地址和列地址来确定一个单元n行、列地址分时传送，共用一组地址信号线

21、行、列地址分时传送，共用一组地址信号线n由行、列控制信号控制行、列地址的分时传送由行、列控制信号控制行、列地址的分时传送n地址信号线的数量仅为同等容量地址信号线的数量仅为同等容量SRAM芯片的芯片的一半一半542. 典型DRAM芯片2164An2164A：64K1bitn采用行地址和列地址来确定一个单元；采用行地址和列地址来确定一个单元；n行列地址分时传送，行列地址分时传送， 共用一组地址信号线；共用一组地址信号线；n地址信号线的数量仅地址信号线的数量仅 为同等容量为同等容量SRAM芯芯 片的一半。片的一半。DRAM芯片2164A引脚分布12345678161514131211109NCDIN

22、WERASA0A1A2GNDVCCCASDOUTA6A3A4A5A756主要引线n 行地址选通信号。用于锁存行地址；行地址选通信号。用于锁存行地址；n 列地址选通信号。列地址选通信号。n地址总线上先送上行地址，后送上列地址，它们地址总线上先送上行地址，后送上列地址，它们 分别在分别在#RAS和和#CAS有效期间被锁存在锁存器中。有效期间被锁存在锁存器中。nDIN： 数据输入数据输入nDOUT：数据输出数据输出WE=0WE=1n WE：写允许信号写允许信号RAS：CAS：数据写入数据写入数据读出数据读出57工作原理n数据读出数据读出n数据写入数据写入n刷新刷新n将存放于每位中的信息读出再照原样写

23、入原单元的将存放于每位中的信息读出再照原样写入原单元的过程过程工作时序工作时序583. 2164A在系统中的连接与系统连接图与系统连接图存储体存储体592164A在系统中的连接nDRAM 2164A与系统连接的几点说明：与系统连接的几点说明：n芯片上的每个单元中只存放芯片上的每个单元中只存放1位二进制码，每字节数据分别存放在位二进制码，每字节数据分别存放在8片芯片芯片中；片中；n系统的每一次访存操作需同时访问系统的每一次访存操作需同时访问8片片2164A芯片，该芯片，该8片芯片必须具有片芯片必须具有完全相同的地址；完全相同的地址；n芯片的地址选择是按行、列分时传送，由系统的低芯片的地址选择是按

24、行、列分时传送，由系统的低8位送出行地址，高位送出行地址，高8位送出列地址。位送出列地址。n结论：结论：n每每8片片2164A构成一个构成一个存储体存储体（单独一片则无意义）；（单独一片则无意义）；n每个存储体内的所有芯片具有相同的地址（片内地址），应同时被选中，每个存储体内的所有芯片具有相同的地址（片内地址），应同时被选中，仅有数据信号由各片分别引出。仅有数据信号由各片分别引出。三、存储器扩展技术三、存储器扩展技术（内存储器设计）（内存储器设计）611. 存储器扩展n用多片存储芯片构成一个需要的内存空间；用多片存储芯片构成一个需要的内存空间；n各存储器芯片在整个内存中占据不同的地址范围；各存

25、储器芯片在整个内存中占据不同的地址范围；n任一时刻仅有一片（或一组）被选中。任一时刻仅有一片（或一组）被选中。n存储器芯片的存储容量等于：存储器芯片的存储容量等于： 单元数单元数每单元的位数每单元的位数字节数字节数字长字长扩展扩展单元单元扩展扩展字长字长622. 存储器扩展方法n位扩展位扩展n字扩展字扩展n字位扩展字位扩展扩展字长扩展字长扩展单元数扩展单元数既扩展字长也扩展单元数既扩展字长也扩展单元数63位扩展n构成内存的存储器芯片的字长小于内存单元构成内存的存储器芯片的字长小于内存单元 的字长时的字长时需进行位扩展。需进行位扩展。n位扩展：位扩展：n每单元字长的扩展。每单元字长的扩展。64位

26、扩展例n用用8片片2164A芯片构成芯片构成64KB存储器。存储器。LS158A0A7A8A152164A2164A2164ADBABD0D1D70000HFFFFH.65位扩展方法：n将每片的地址线、控制线并联，数据线分将每片的地址线、控制线并联，数据线分 别引出。别引出。n位扩展特点：位扩展特点：n存储器的单元数不变，位数增加。存储器的单元数不变，位数增加。66字扩展n地址空间的扩展地址空间的扩展n芯片每个单元中的字长满足，但单元数不满足。芯片每个单元中的字长满足，但单元数不满足。n扩展原则：扩展原则：n每个芯片的地址线、数据线、控制线并联。每个芯片的地址线、数据线、控制线并联。n每个芯片

27、必须有不同的地址范围。每个芯片必须有不同的地址范围。芯片的片选端必须分别引出芯片的片选端必须分别引出67A0A10DBABD0D7A0A10R/WCS2K8D0D7A0A102K8D0D7D0D7A0A10CS译译码码器器Y0Y1高高位位地地址址R/W字扩展示意图68字扩展例n用两片用两片64K8位的位的SRAM芯片构成容量为芯片构成容量为128KB的存储器的存储器n两芯片的地址范围分别为：两芯片的地址范围分别为：n20000H2FFFFHn30000H3FFFFH 69字扩展例G1G2AG2BCBAY2Y3&MEMRMEMWA19A18A17A1674LS138高位地址：高位地址：n 芯片芯

28、片1： 0 0 1 0n 芯片芯片2： 0 0 1 1A19A18A17A16芯片芯片1芯片芯片270字位扩展n设计过程：设计过程：n根据内存容量及芯片容量确定所需存储芯片数；根据内存容量及芯片容量确定所需存储芯片数；n进行位扩展以满足字长要求；进行位扩展以满足字长要求；n进行字扩展以满足容量要求。进行字扩展以满足容量要求。n若已有存储芯片的容量为若已有存储芯片的容量为L LK K，要构成容量为要构成容量为M M N N的存的存储器，需要的芯片数为：储器，需要的芯片数为： （M / L） （N / K）71字位扩展例nP208例子例子725.35.3 只读存储器（ROMROM）nEPROMnE

29、EPROM（紫外线擦除）紫外线擦除）（电擦除）电擦除）73一、EPROM741. 特点n可多次编程写入；可多次编程写入；n掉电后内容不丢失；掉电后内容不丢失；n内容的擦除需用紫外线擦除器。内容的擦除需用紫外线擦除器。752. EPROM 2764n8K8bit芯片芯片n地址信号：地址信号：A0 A12n数据信号：数据信号：D0 D7n输出信号：输出信号：OEn片选信号：片选信号：CEnPGM：编程脉冲输入编程脉冲输入nVpp : 编程电压输入端编程电压输入端n其其它它引脚与引脚与SRAM 6264完全兼容完全兼容.762764的工作方式数据读出数据读出编程写入编程写入擦除擦除标准编程方式标准编

30、程方式快速编程方式快速编程方式编程写入：编程写入： 每出现一个编程负脉冲就写入一个字节数据每出现一个编程负脉冲就写入一个字节数据77二、二、EEPROM781. 特点n可在线编程写入；可在线编程写入；n掉电后内容不丢失；掉电后内容不丢失；n电可擦除。电可擦除。792. 典型EEPROM芯片98C64An8K8bit芯片；芯片；n13根地址线（根地址线（A0 A12）；n8位数据线（位数据线（D0 D7）；）；n输出允许信号（输出允许信号（OE）；）；n写允许信号（写允许信号（WE）；）；n选片信号（选片信号（CE）；）；n状态输出端（状态输出端（READY / BUSY）。803. 工作方式n

31、数据读出数据读出n编程写入编程写入n擦除擦除字节写入：每一次字节写入：每一次BUSY正脉冲写正脉冲写 入一个字节入一个字节自动页写入：每一次自动页写入：每一次BUSY正脉冲写正脉冲写 入一页（入一页（1 32字节）字节）字节擦除：一次擦除一个字节字节擦除：一次擦除一个字节片擦除：一次擦除整片片擦除：一次擦除整片814. EEPROM的应用n可通过程序实现对芯片的读写；可通过程序实现对芯片的读写；n仅当仅当READY / BUSY=1时才能进行时才能进行“写写”操操作作n“写写”操作的方法：操作的方法：n根据参数定时写入根据参数定时写入n通过判断通过判断READY / BUSY端的状态进行写入端

32、的状态进行写入n仅当该端为高电平时才可写入下一个字节。仅当该端为高电平时才可写入下一个字节。P215例例82四、闪速EEPROM特点：特点：n通过向内部控制寄存器写入命令的方法通过向内部控制寄存器写入命令的方法来控制芯片的工作方式。来控制芯片的工作方式。83工作方式数据读出数据读出编程写入：编程写入：擦擦 除除读单元内容读单元内容读内部状态寄存器内容读内部状态寄存器内容读芯片的厂家及器件标记读芯片的厂家及器件标记数据写入，写软件保护数据写入，写软件保护字节擦除，块擦除，片擦除字节擦除，块擦除，片擦除擦除挂起擦除挂起845.45.4 高速缓存（Cache)Cache)了解：了解：nCache的基

33、本概念；的基本概念；n基本工作原理；基本工作原理；n命中率；命中率；nCache的分级体系结构的分级体系结构85Cache的基本概念n设置设置Cache的理由：的理由：nCPU与主存之间在执行速度上存在较大差异；与主存之间在执行速度上存在较大差异；n高速存储器芯片的价格较高；高速存储器芯片的价格较高；n设置设置Cache的条件：的条件：n程序的局部性原理程序的局部性原理n时间局部性：时间局部性：n最近的访问项可能在不久的将来再次被访问最近的访问项可能在不久的将来再次被访问n空间局部性空间局部性：n一个进程所访问的各项，其地址彼此很接近一个进程所访问的各项，其地址彼此很接近86Cache的工作原理CPUCache主主 存存DBDBDB命中命中存在存在不命中不命中87Cache的命中率n访问内存时，访问内存时，CPU首先访问首先访问Cache，找到则，找到则 “命中命中”，否则为，否则为“不命中不命中”。n命中率影响系统的平均存取速度。命中率影响系统的平均存取速度。Cache存储器系统的平均存取速度存储器系统的平均存取速度= Cache存取速度存取速度命中率命中率+RAM存取速度存取速度不命中率不命中率nCache与内存的空间比一般为：与内存的空间比一般为：1 12888Cache的读写操作读操作读操作写操作写操作贯穿读