晶振的匹配电容

1、12M配30P；24M配22P；大于33M的配5-15P及10K电阻。 一般的电路里晶振旁边都接了两个电容，是起什么作用的啊请教高手的指点啊 答 1:谐振组成振荡器电路 谐振 答 2:启振电容。有空就翻几个老帖出来看看，里面应该有。 答 3:电容三点试振荡器的槽路电容，正反馈量由此两个电容分压决定 答 4:负载电容 用来纠正晶体的振荡频率用的 答 5:re 答 6:re    正说，是为了稳定振荡频率；俗说，就是劫持干扰。    电容与内部电路共同组成一定频率的振荡，这个电容是硬连接，固定频率能力很强，其他频率的干

2、扰就很难进来了。    想起一个笑话，大概意思就是本飞机被我劫持了，其他劫持者等下次吧。这个电容就是本次劫机者。 答 7:晶振电路其实是个电容三点式振荡电路，输出是正玄波晶体等效于电感，加两个槽路分压电容，输入端的电容越小，正反馈量越大。 答 8:负载电容每个晶振都会有的参数 例如：稳定度是多少PPN  负载电容是多少PF等。当晶振接到震荡电路上 在震荡电路所引入的电容不符合晶振的负载电容的容量要求时 震荡电路所出的频率就会和晶振所标的频率不同 例如：一个4.0000MHz  +-20PPN 负载电容是16PF 的

3、晶振当负载电容是10PF时 震荡电路所出的频率就可能会是4.0003MHz当负载电容是20PF时 震荡电路所出的频率就可能会是3.9997MHz晶振负载电容有2种接法 1 并联在晶振上 2 串联在晶振上 第2种比较常用 2个脚都接一个电容对交流地 在一些对频率精度要求高的电路上如PLL的基准等。就是并多个可调电容来微调频率的如果对频率精度要求不高就用固定电容就行了 晶振是晶体振荡器的简称，在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络，电工学上这个网络有两个谐振点，以频率的高低分其中较低 的频率是串联谐振，较高的频率是并联谐振。由于晶体自身的特性致使这两个频率的距离相当的接

4、近，在这个极窄的频率范围内，晶振等效为一个电感，所以只要晶 振的两端并联上合适的电容它就会组成并联谐振电路。这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路，由于晶振等效为电感的频率范围很窄， 所以即使其他元件的参数变化很大，这个振荡器的频率也不会有很大的变化。 晶振有一个重要的参数，那就是负载电容值，选择与负载电容值相等的并联电容，就可以得到晶振标称的谐振频率。 一般的晶振振荡电路都是在一个反相放大器（注意是放大器不是反相器）的两端接入晶振，再有两个电容分别接到晶振的两端，每个电容的另一端再接到地，这两个 电容串联的容量值就应该等于负载电容，请注意一般IC的引脚都有等效输入电容，

5、这个不能忽略。 一般的晶振的负载电容为15p或12.5p ，如果再考虑元件引脚的等效输入电容，则两个22p的电容构成晶振的振荡电路就是比较好的选择。 晶振是为电路提供频率基准的元器件，通常分成有源晶振和无源晶振两个大类，无源晶振需要芯片内部有振荡器，并且晶振的信号电压根据起振电路而定，允许不同 的电压，但无源晶振通常信号质量和精度较差，需要精确匹配外围电路（电感、电容、电阻等），如需更换晶振时要同时更换外围的电路。有源晶振不需要芯片的内 部振荡器，可以提供高精度的频率基准，信号质量也较无源晶振要好。 每种芯片的手册上都会提供外部晶振输入的标准电路，会表明芯片的最高可使用频率等参数，在设计电路时

6、要掌握。与计算机用CPU不同，单片机现在所能接收的 晶振频率相对较低，但对于一般控制电路来说足够了。 另外说明一点，可能有些初学者会对晶振的频率感到奇怪，12M、24M之类的晶振较好理解，选用如11.0592MHZ的晶振给人一种奇怪的感觉，这个问 题解释起来比较麻烦，如果初学者在练习串口编程的时候就会对此有所理解，这种晶振主要是可以方便和精确的设计串口或其它异步通讯时的波特率。 问： 我发现在使用晶振时会和它并一个电阻,一般1M以上,我把它去掉,板子仍可正常工作,请问这个电阻有什么用?可以不用吗? 我有看到过不用的!不理解 答： 这个电阻是反馈电阻，是为了保证反相器输入端的工作点电压在VDD/

7、2，这样在振荡信号反馈在输入端时，能保证反相器工作在适当的工作区。虽然你去掉该电 阻时，振荡电路仍工作了。但是如果从示波器看振荡波形就会不一致了，而且可能会造成振荡电路因工作点不合适而停振。所以千万不要省略此电阻。 这个电阻是为了使本来为逻辑反相器的器件工作在线性区, 以获得增益, 在饱和区是没有增益的, 而没有增益是无法振荡的. 如果用芯片中的反相器来作振荡, 必须外接这个电阻, 对于CMOS而言可以是1M以上, 对于TTL则比较复杂, 视不同类型(S,LS.)而定. 如果是芯片指定的晶振引脚, 如在某些微处理器中, 常常可以不加, 因为芯片内部已经制作了, 要仔细阅读DATA SHEET的

8、有关说明. 和晶振并联的电阻作为负载，一般1M欧。也有和晶振串联的电阻为谐振电阻。. 问：晶振的参数里有配用的谐振电容值。比如说32.768K的是12.5pF；4.096M的是20pF. 这个值和实际电路中晶振上接的两个电容值是什么关系？像DS1302用的就是32.768K的晶振，它内部的电容是6pF的 答： 你所说的是晶振的负载电容值。指的是晶振交流电路中，参与振荡的，与晶振串联或并联的电容值。晶振电路的频率主要由晶振决定，但既然负载电容参与振荡，必 然会对频率起微调作用的。负载电容越小，振荡电路频率就会越高4.096MHz的负载电容为20pF，说明晶振本身的谐振频率<4.096MHz

9、， 但如果让20pF的电容参与振荡，频率就会升高为4.096MHz。或许有人会问为什么这么麻烦，不如将晶振直接做成4.096MHz而不用负载电容？不 是没有这样的晶振，但实际电路设计中有多种振荡形式，为了振荡反馈信号的相移等原因，也有为了频率偏差便于调整等原因，大都电路中均有电容参与振荡。为了 准确掌握晶振电路中该用多大的电容，只要把握晶体负载电容应等于振荡回路中的电容+杂散电容就可以了。你所说的IC中6pF的电容就可看作杂散电容 问：The load capacitance (CL) of my parallel resonant crystal is rated at 20pF. How

10、do I calculate the value of the load capacitors used in my parallel resonant oscillator circuit? 答：Use this formula to approximate the value of capacitors needed: CL=(C1 x C2) / (C1 + C2) + Cstray Cstray is the stray capacitance in the circuit, typically 2-5pF. If the oscillation frequency is high,

11、the capacitor values should be increased to lower the frequency. If the frequency is low, the capacitor values should be decreased, thus raising the oscillation frequency. When CL =20pF, C1 and C2 will be approximately 27-33pF each, depending on the amount of stray capacitance. 问：What is load capaci

12、tance? 答：Load capacitance is defined as being the total capacitance present in an oscillator circuit as measured or calculated acrossthe pins of the crystal socket. Load capacitance has the effect of increasing the frequency of a crystal unit. Please see the tutorial section for a complete explanati

13、on. 晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容。是指晶振要正常震荡所需要的电容。一般外接电容，是为了使晶振两端的等效电容等于或接近 负载电容。要求高的场合还要考虑ic输入端的对地电容。应用时一般在给出负载电容值附近调整可以得到精确频率。此电容的大小主要影响负载谐振频率和等效负 载谐振电阻。 晶振的负载电容=(Cd*Cg)/(Cd+Cg)+Cic+C式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic（集成电路内部电 容）+C（PCB上电容).就是说负载电容15pf的话，两边个接27pf的差不多了，一般a为6.513.5pF 各种逻辑芯片的晶振引脚可以等效为电容三点式

14、振荡器. 晶振引脚的内部通常是一个反相器, 或者是奇数个反相器串联. 在晶振输出引脚 XO 和晶振输入引脚 XI 之间用一个电阻连接, 对于 CMOS 芯片通常是数 M 到数十 M 欧之间. 很多芯片的引脚内部已经包含了这个电阻, 引脚外部就不用接了. 这个电阻是为了使反相器在振荡初始时处与线性状态, 反相器就如同一个有很大增益的放大器, 以便于起振. 石英晶体也连接在晶振引脚的输入和输出之间, 等效为一个并联谐振回路, 振荡频率应该是石英晶体的并联谐振频率. 晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地点就是分压点. 以接地点即分压点为参考点, 振荡引脚的输入和输出是

15、反相的, 但从并联谐振回路即石英晶体两端来看, 形成一个正反馈以保证电路持续振荡. 在芯片设计时, 这两个电容就已经形成了, 一般是两个的容量相等, 容量大小依工艺和版图而不同, 但终归是比较小, 不一定适合很宽的频率范围. 外接时大约是数 PF 到数十 PF, 依频率和石英晶体的特性而定. 需要注意的是: 这两个电容串联的值是并联在谐振回路上的, 会影响振荡频率. 当两个电容量相等时, 反馈系数是 0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量. 设计考虑事项： 1.使晶振、外部电容器（如果有）与 IC之间的信号线尽可能保持最短。当非常低的电流通过IC晶振振荡器