数字电子技术基础第四组合逻辑电路解析学习教案

1、会计学1数字电子技术基础第四组合逻辑电路数字电子技术基础第四组合逻辑电路(lu j din l)解析解析第一页，共70页。2数字电路数字电路组合组合(zh)逻辑电路：逻辑电路：t时刻输出仅与时刻输出仅与t时刻时刻 输入有关，与输入有关，与t以前的以前的 状态无关。状态无关。时序逻辑电路时序逻辑电路(dinl)：t时刻输出不仅与时刻输出不仅与t时刻时刻 输入有关，还与电路输入有关，还与电路(dinl)过过 去的状态有关。去的状态有关。2第2页/共70页第二页，共70页。3组合电路组合电路(dinl)范畴范畴：时序电路范畴时序电路范畴(fnchu)：加法器、译码器、编码器、数据加法器、译码器、编码

2、器、数据(shj)选择器、只读存储器选择器、只读存储器计数器、寄存器、动态存储器计数器、寄存器、动态存储器组合电路是时序电路的一部分组合电路是时序电路的一部分3第3页/共70页第三页，共70页。4组合组合(zh)电路：电路：组合逻辑组合逻辑 电路电路1a2ana1y2ymy组合逻辑电路的框图组合逻辑电路的框图)(AFY ）aa(afy)aa(afy)aa(afynmmnn21212221114第4页/共70页第四页，共70页。5组合电路的特点：组合电路的特点：输出仅由输入决定输出仅由输入决定(judng)，与电路之前状态无关，与电路之前状态无关；电路结构中无反馈环路（无记忆）；电路结构中无反馈

3、环路（无记忆）；能用基本门构成，即任何组合逻辑电路都能用三种能用基本门构成，即任何组合逻辑电路都能用三种基本门实现。基本门实现。5第5页/共70页第五页，共70页。64.2 组合逻辑电路(lu j din l)的 分析和设计6第6页/共70页第六页，共70页。74.2.1 组合逻辑电路组合逻辑电路(lu j din l)的分析的分析7第7页/共70页第七页，共70页。8逻辑图逻辑图逻辑逻辑(lu j)表达式表达式 1 1 最简与或最简与或表达式表达式 2 2 1 23()()()()YYY YABBCACYABBCAC例例1：8第8页/共70页第八页，共70页。9A B CY0 0 00 0

4、10 1 00 1 11 0 01 0 11 1 01 1 100010111最简与或最简与或表达式表达式 3 真值表真值表 3 4 电路电路(dinl)的的逻辑功能逻辑功能当输入A、B、C中有2个或3个为1时，输出(shch)Y为1，否则输出(shch)Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。 4 YABBCAC9第9页/共70页第九页，共70页。10例例2：功能：输入功能：输入(shr)不一致鉴别不一致鉴别器器第10页/共70页第十页，共70页。11例例3：1ZAC2ZBC功能功能(gngnng)：可控的两位二进制原可控的两位二进制原码至反码

5、的变换电路。码至反码的变换电路。第11页/共70页第十一页，共70页。12例例4：12133()()()()ZABABZZZABZABA B函数函数(hnsh)表达式：表达式：真值表：真值表：电路功能：电路功能： 一位数字一位数字(shz)比比较器较器123111ABZABZABZ12第12页/共70页第十二页，共70页。13例例5 (P162)第13页/共70页第十三页，共70页。144.2.2 组合逻辑电路组合逻辑电路(lu j din l)的设计的设计二、设计二、设计(shj)步骤步骤一、设计一、设计(shj)任务任务 用基本逻辑门设计用基本逻辑门设计(shj)出能完成实际问题出能完成实

6、际问题 或命题要求的电路。或命题要求的电路。14第14页/共70页第十四页，共70页。15例例1： 设计一个监视交通信号灯工作状态的逻辑设计一个监视交通信号灯工作状态的逻辑电路。当信号灯发生故障时发出信号提醒电路。当信号灯发生故障时发出信号提醒(t xng)工作人员进行维修。工作人员进行维修。15第15页/共70页第十五页，共70页。161. 抽象抽象(chuxing)RAGRAGGRAAGRGARZ输入变量输入变量(binling):红（红（R）、黄（）、黄（A）、绿（）、绿（G） 规定灯亮时为规定灯亮时为“1”，不亮时为，不亮时为“0”输出变量输出变量(binling)：故障信号（：故障信

7、号（Z） 规定正常工作时规定正常工作时Z=0，故障时，故障时Z=12. 列出真值表列出真值表3. 写出逻辑写出逻辑(lu j)表达式表达式16第16页/共70页第十六页，共70页。174. 化简化简5. 最简与或表达式最简与或表达式AGRGRAGARZ6. 画出电路图画出电路图17第17页/共70页第十七页，共70页。1818例例2： 码制转换电路的设计。码制转换电路的设计。 要求要求(yoqi)：输入为三位二进制码，：输入为三位二进制码， 输出为格雷码。输出为格雷码。解：解：1）真值表）真值表第18页/共70页第十八页，共70页。19192）化简）化简3）逻辑图）逻辑图第19页/共70页第十

8、九页，共70页。204.3 若干常用的组合(zh)逻辑电路20第20页/共70页第二十页，共70页。214.3.1 编码器编码器编码编码(bin m)的任务：把原始数据、指的任务：把原始数据、指令或标志信令或标志信 号变换成该系统所采用的号变换成该系统所采用的数数 码制。码制。编码编码(bin m)器：把指令或状态等转换器：把指令或状态等转换为与其对应为与其对应 的二进制信息代码的电路。的二进制信息代码的电路。 普通编码普通编码(bin m)器器 优先编码优先编码(bin m)器器21第21页/共70页第二十一页，共70页。22第22页/共70页第二十二页，共70页。23一、二进制编码器一、二

9、进制编码器 设：编码器有设：编码器有M个输入，在这个输入，在这M个输入中，个输入中，只有一个只有一个(y )输入为有效电平，其余输入为有效电平，其余M-1个输入均为无效电平。有个输入均为无效电平。有N个输出。则二个输出。则二者之间满足者之间满足M2N的关系。的关系。例：设计一个例：设计一个(y )编码器，要求把编码器，要求把07这这8个个十进制数编成二进制代码。用与非门实现。（十进制数编成二进制代码。用与非门实现。（假设有效电平为低电平）假设有效电平为低电平）二进制编码器二进制编码器将一般信号将一般信号(xnho)编为二编为二进制代进制代 码的电路。码的电路。第23页/共70页第二十三页，共7

10、0页。24有效有效(yuxio)电平电平为为 0约束条件：约束条件：241ijII解：解：1）确定二进制代码）确定二进制代码(di m)的位数的位数 M=8=23 N=3 2）列出编码表）列出编码表 第24页/共70页第二十四页，共70页。2525第25页/共70页第二十五页，共70页。263）写出对应）写出对应(duyng)的逻辑的逻辑表达式：表达式：26245674 5 67123672 3 67013571 3 5 7()()()YIIIII I I IYIIIII I I IYIIIII I I I4）画逻辑图）画逻辑图第26页/共70页第二十六页，共70页。27画逻辑图：画逻辑图：2

11、7第27页/共70页第二十七页，共70页。28二、二、8421BCD码编码器（二码编码器（二十进制编码器）十进制编码器）输出：四位二进制代码输出：四位二进制代码输入：输入：09共十种状态共十种状态解：解：1）确定）确定(qudng)二进制代码的位数。二进制代码的位数。 M=10 由由M2N 得得N=4 2）列编码表）列编码表第28页/共70页第二十八页，共70页。29第29页/共70页第二十九页，共70页。303）写出逻辑）写出逻辑(lu j)表达式：表达式：3898 9245674 5 67123672 3 67013571 3 5 7()()()()YIII IYIIIII I I IYI

12、IIII I I IYIIIII I I I4）画逻辑图（略）画逻辑图（略）第30页/共70页第三十页，共70页。3131三、优先三、优先(yuxin)(yuxin)编码器编码器8线-3线优先(yuxin)编码器 74HC1481、功能表、功能表 输入：输入： ,共共8个输入端个输入端 （脚注（脚注(jiozh)号码越大，号码越大，优先优先 权越高），低电平有效。权越高），低电平有效。输出输出：选通输入端选通输入端(片选端片选端):选通输出端选通输出端:扩展输出端扩展输出端:07II 210YYY 、 、S SYEXY第31页/共70页第三十一页，共70页。3232第32页/共70页第三十二页

13、，共70页。3374HC148内部结构内部结构低电平33第33页/共70页第三十三页，共70页。34例：用两片例：用两片74HC148优先优先(yuxin)编码器组成一个编码器组成一个16线线-4线优先线优先(yuxin)编码器，将编码器，将 16个低电平输入信号个低电平输入信号编为编为00001111共共16个个4位二进制代码。其中位二进制代码。其中 的优先的优先(yuxin)权最高，权最高， 的优先的优先(yuxin)权最低。权最低。15A34015AA0A第34页/共70页第三十四页，共70页。3535第35页/共70页第三十五页，共70页。36364.3.2 4.3.2 译码器译码器译

14、码：把二进制数码译码：把二进制数码“翻译翻译”成十进制数码或成十进制数码或“翻译翻译”成其他形式成其他形式(xngsh)的代码或控制电平。的代码或控制电平。对于译码器输入端的某一种组合对于译码器输入端的某一种组合(zh)，只有一个输出端为，只有一个输出端为有效电平，其余输出端均为相反电平。有效电平，其余输出端均为相反电平。第36页/共70页第三十六页，共70页。3737一、二进制译码器一、二进制译码器第37页/共70页第三十七页，共70页。38382）真值表）真值表第38页/共70页第三十八页，共70页。39393）逻辑）逻辑(lu j)表表达式：达式：70127201221012100120

15、mAAAYmAAAYmAAAYmAAAY.4）画逻辑电路）画逻辑电路(lu j din l)图图 1、二极管译码矩阵、二极管译码矩阵 2、用与非门构成的译码器、用与非门构成的译码器第39页/共70页第三十九页，共70页。4040二极管译码矩阵二极管译码矩阵(j zhn)第40页/共70页第四十页，共70页。4141低电平输出(shch)附加(fji)控制端用与非门构成用与非门构成(guchng)的译码器的译码器第41页/共70页第四十一页，共70页。4242二、中规模二、中规模(gum)集成译码器集成译码器74HC1381、逻辑、逻辑(lu j)符号符号译码输入译码输入(shr)使能输入使能输

16、入译码输出译码输出低位高位第42页/共70页第四十二页，共70页。434332SS 01234567YYYYYYYY2、74HC138的功能表：的功能表：第43页/共70页第四十三页，共70页。4402100121012210272107()()().()YA A AmYA A AmYA A AmYA A Am3. 逻辑逻辑(lu j)表达式：表达式：第44页/共70页第四十四页，共70页。45第45页/共70页第四十五页，共70页。46第46页/共70页第四十六页，共70页。47例例1：三、用译码器构成三、用译码器构成(guchng)函数发函数发生器生器P186请写出请写出Y的逻辑的逻辑(l

17、u j)函数式函数式345()YY Y Y345YYY345(3,4,5)mmmmYA BCAB CAB C第47页/共70页第四十七页，共70页。48例例2：用：用74138构成构成(guchng)下下 列函数发生器：列函数发生器：12()YAB CA BCYABBC解：解：12(1,2,3,5)(3,6,7)YmYm第48页/共70页第四十八页，共70页。494.3.3 4.3.3 数据数据(shj)(shj)选择器选择器数据选择器是一个多输入、单输出的组合电路数据选择器是一个多输入、单输出的组合电路(dinl)，它的功能类似于一个多档开关。，它的功能类似于一个多档开关。第49页/共70页

18、第四十九页，共70页。50一、双四选一数据一、双四选一数据(shj)选择器选择器741531、逻辑图、逻辑图第50页/共70页第五十页，共70页。512、逻辑、逻辑(lu j)符号（半片）符号（半片）S=1无论无论D3D0为何为何(wih)值，选择器不工作。值，选择器不工作。0可以传送数据。可以传送数据。2）A1A0 数据选择数据选择(xunz)端，相当于地址。端，相当于地址。1）S使能输入使能输入注意：注意：3）D3D0 数据输入端。数据输入端。第51页/共70页第五十一页，共70页。523、功能表、功能表4、逻辑、逻辑(lu j)函数式函数式3001122330iiiYm Dm Dm Dm

19、 Dm D第52页/共70页第五十二页，共70页。5370126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAY)()()()()()()()(第53页/共70页第五十三页，共70页。54 第54页/共70页第五十四页，共70页。55( , ,)(1,3,5,6)F A B Cm FA B CA BCAB CABC012301mmA mA m 00112233DmD mDmDm0 ()B CAA B CABCA BC第55页/共70页第五十五页，共70页。56 0123Fm CmCm Cm C第56页/共70页第五十六页，

20、共70页。574.3.4 4.3.4 加法器加法器一、一位加法器一、一位加法器1. 半加器半加器定义：定义：半加半加两个一位二进制数相加，不考虑两个一位二进制数相加，不考虑(kol)进位输入。进位输入。半加器半加器实现半加逻辑的电路实现半加逻辑的电路设计步骤：设计步骤：1）输入变量）输入变量A,B表示两个一位二进制数。表示两个一位二进制数。 输出输出(shch)变量变量S相加后的和数。相加后的和数。 输出输出(shch)变量变量CO 向高位的进位向高位的进位数。数。第57页/共70页第五十七页，共70页。582）真值表）真值表3）逻辑）逻辑(lu j)函函数式数式SA BABABCOAB4）逻辑图）逻辑图第58页/共70页第五十八页，共70页。592. 全加器全加器定义：定义：全加全加两个同位两个同位(tn wi)的加数和来自低位的进位数三者的加数和来自低位的进位数三者相加。相加。全加器全加器实现全加逻辑的电路。实现全加逻辑的电路。第59页/共70页第五十九页，共70页。60设计步骤：设计步骤：1