南京邮电大学2017数电A复习

1、【试卷情况试卷情况及及复习方法复习方法】第第1章章第第8章章 大部分知识点大部分知识点复习建议复习建议： 选择题或填空题选择题或填空题： 大题及其题型大题及其题型涉及题型：涉及题型：选择填空题。选择填空题。基本要求：基本要求：1.1.数制、码制的基本概念数制、码制的基本概念; ;2.2.常用数制常用数制( (二、八、十、十六进制二、八、十、十六进制) )的表述及的表述及相互转相互转 换换的方法的方法; ;3.3.常用二进制码常用二进制码( (自然二进制码、格雷循环码、奇偶自然二进制码、格雷循环码、奇偶 校验码校验码) )和和二二- -十进制十进制BCDBCD码码(8421BCD(8421BCD

2、、5421BCD5421BCD、余、余 3BCD 3BCD、格雷、格雷BCDBCD码码) )的表述以及的表述以及相互转换相互转换；4.4.小数的精度及转换位数的确定；小数的精度及转换位数的确定；5.8421BCD5.8421BCD的加减法运算的加减法运算。常见题型：常见题型：数制的转换数制的转换( (位数及精度位数及精度) )、码制的转换、码制的转换1. 数码与数制（数码与数制（5%）2-n 0.1，解：设二进制数小数点后有解：设二进制数小数点后有n位小数，位小数，则其精度为则其精度为 2-n。例：例：(0.39)10 = ( ? )2 ，要求精度达到，要求精度达到 0.1。解得解得 n 10

3、。所以所以 (0.39)10 = (0.0110001111)2 。由题意知：由题意知：例例: : (0.4526)10= ( ? )2 , 要求转换后精度不低于原精度。要求转换后精度不低于原精度。解：原精度为解：原精度为10-4 ，设转换后为，设转换后为 n 位小数，位小数，则则 10-4 2-n，解得：，解得：n (4lg10)/lg2 =13.3，取整，取整n=14 (0.4526)10= ( 0.01110011111111 )2 1. 数码与数制数码与数制* *有权码有权码：代码中的每一位都有固定权值代码中的每一位都有固定权值8421BCD、5421BCD、2421BCD、631-1

4、BCD* *无权码无权码：无固定位权无固定位权 余余3码码8421奇校码奇校码、格雷码格雷码( (注意：注意：格雷循环码、格雷格雷循环码、格雷BCD码码) )二进制码二进制码: B = B3B2B1B0 循环码循环码: G = G3G2G1G0则则 Gi = Bi+1 Bi例如例如: (1011)B (1110)G ；(1010)B (1111)G1. 数码与数制数码与数制Bi-1 = Gi-1 Bi , 最高位最高位Bn-1 = Gn-12.2.BCDBCD码码：用用4位二进制数表示位二进制数表示 09 共共10个十进制数。个十进制数。1.1.二进制码二进制码：n位二进制数表示位二进制数表示

5、2n个码。个码。例：试用例：试用8421BCD码完成下列十进制数的运算。码完成下列十进制数的运算。843843 348 348 =(1000 0100 0011)=(1000 0100 0011)8421BCD 8421BCD (0011 0100 1000)(0011 0100 1000)8421BCD8421BCD= 0100 1111 1011 = 0100 1111 1011 0110 01100110 0110=(0100 1001 0101)=(0100 1001 0101)8421BCD 8421BCD = 495= 495例：用例：用8421BCD、余、余3码代码表示码代码表示

6、(123)10，(1011.01)2 ：(123)(123)10 10 = = (0001 0010 0011)(0001 0010 0011)8421BCD8421BCD(1011.01)(1011.01)2 2 = = (11.25)(11.25)10 10 = = (0001 0001.0010 0101)(0001 0001.0010 0101)8421BCD8421BCD(123)(123)10 10 = = (0100 0101 0110)(0100 0101 0110)余余3BCD3BCD(11.25)(11.25)10 10 =(1011.01)=(1011.01)2 2 =

7、= (0100 0100.0101 1000)(0100 0100.0101 1000)余余3BCD3BCD1. 数码与数制数码与数制按位按位修正修正2. 逻辑代数理论及电路实现（逻辑代数理论及电路实现（15%） 涉及题型：涉及题型：选择填空题、分析计算题。选择填空题、分析计算题。基本要求：基本要求：1.1.逻辑代数的基本概念、基本公式、基本规则；逻辑代数的基本概念、基本公式、基本规则；2.2.逻辑函数的逻辑函数的描述方式描述方式( (最小项、真值表、表达式、最小项、真值表、表达式、 卡诺图、电路图卡诺图、电路图) )及其及其相互转换相互转换方法；方法；3.3.逻辑函数逻辑函数最简与或式最简与

8、或式的的公式公式/ /卡诺图化简卡诺图化简；4.4.非完全描述非完全描述逻辑函数的概念、逻辑函数的概念、运算规则及化简运算规则及化简；5.CMOS5.CMOS与非门、或非门、三态门、与非门、或非门、三态门、ODOD门的逻辑分析。门的逻辑分析。常见题型：常见题型：1.1.完全完全/ /非完全描述逻辑非完全描述逻辑( (公式法公式法/4/4变量以下变量以下K K图图) )化简；化简；2.MOS2.MOS电路逻辑功能分析、表达式。电路逻辑功能分析、表达式。A B = A B A B = A B 含义含义2. 逻辑代数理论及电路实现逻辑代数理论及电路实现ABF BAF AF 2. 逻辑代数理论及电路实

9、现逻辑代数理论及电路实现1ABVDDTGF 1ABFVDD解：当解：当 B=0 时，时，当当 B=1 时，时，F= A；F为高阻态。为高阻态。解：当解：当 B=0 时，时，当当 B=1 时，时，F为高阻态。为高阻态。 F = A；2. 逻辑代数理论及电路实现逻辑代数理论及电路实现负负载载传传输输门门1.1.合并相邻项公式合并相邻项公式 AB + AB = A2.2.消项公式消项公式 A + AB = A3.3.消去互补因子公式消去互补因子公式 A + AB = A + B4.4.多余项（生成项）公式多余项（生成项）公式AB + AC + BC = AB +AC反变量吸收反变量吸收混合变量吸收混

10、合变量吸收合并合并原变量吸收原变量吸收5.5.代入规则代入规则6.6.反演规则反演规则7.7.对偶规则对偶规则 例：若例：若 EDCBAF EDCBAF EDCBAF 例：例：A+BCD = (A+B)(A+C)(A+D)2. 逻辑代数理论及电路实现逻辑代数理论及电路实现CDAB )(FEDABCDAB例：例：CABCDECABAB 例：例：则则ikmFmFnki )(,122则则）若若（ kimFmF则则若若）（,1例：例： ),(),(643mCBAF )?(),(mCBAF )7 , 5 , 2 , 1 , 0(),(mCBAF )7 , 6 , 5 , 2 , 0(),(mCBAF求求

11、 )4 , 2 , 1(),(mCBAF )7 , 6 , 5 , 3 , 0(),(mCBAF得得例：例：得得以外的所有正整数）以外的所有正整数）中除了中除了为为（ikn)-(1202. 逻辑代数理论及电路实现逻辑代数理论及电路实现两个基本定理：两个基本定理：约束条件约束条件 0ABCACBAF例：例：CABCACBACACBAF 表达式化简：表达式化简： 分析：分析：AB = ABC + ABC = 0含义：含义：AB = 0 表示表示A与与B不能同时为不能同时为 1 , 则则AB = 11 所对应的最小项应视为所对应的最小项应视为无关项无关项。2. 逻辑代数理论及电路实现逻辑代数理论及电

12、路实现0=DCB+AD+ABCD+ABCDCB+ADCD+ABCBACD+BADCBABCDADCBAY给定约束条件为：给定约束条件为： 例：例：2. 逻辑代数理论及电路实现逻辑代数理论及电路实现例：例：判断一位十进制数是否为偶数？写出逻辑式。判断一位十进制数是否为偶数？写出逻辑式。假设：偶数时输出假设：偶数时输出Y为为1， 奇数时输出奇数时输出Y为为0。 ),(),(),(15141312111086420 mDCBAF2. 逻辑代数理论及电路实现逻辑代数理论及电路实现 1 1 0 0 1 0 1 1 1 0 1 03. 组合逻辑电路组合逻辑电路 （20%）涉及题型：涉及题型：选择填空题、分

13、析计算题。选择填空题、分析计算题。基本要求：基本要求：1.1.完全状态或非完全描述，完全状态或非完全描述，SSISSI组合逻辑电路的分析与组合逻辑电路的分析与 双轨输入时双轨输入时逻辑电路的设计；逻辑电路的设计；2.2.常见常见MSIMSI组合电路组合电路( (译码器、数据选择器、数据比较器、译码器、数据选择器、数据比较器、 加法器加法器) )及其应用；及其应用；3.MSI3.MSI电路（电路（7413874138、7415174151）实现组合逻辑；）实现组合逻辑；4.4.组合电路中的竞争冒险现象，以及消除冒险的方法。组合电路中的竞争冒险现象，以及消除冒险的方法。常见题型：常见题型：1.1.

14、功能描述功能描述 真值表真值表 设计设计SSISSI组合逻辑电路组合逻辑电路2.MSI2.MSI组合电路组合电路（74138/7415174138/74151）实现组合逻辑）实现组合逻辑2.MSI2.MSI组合电路组合电路（74138/74151/74283/748574138/74151/74283/7485）电路分析）电路分析例：例：有三个班学生上自习，大教室能容纳两个班学生，有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生。设计两个教室是否开灯的小教室能容纳一个班学生。设计两个教室是否开灯的逻辑控制电路，要求如下：逻辑控制电路，要求如下： (1)(1)一个班学生上自习，

15、开小教室的灯。一个班学生上自习，开小教室的灯。 (2)(2)两个班上自习，开大教室的灯。两个班上自习，开大教室的灯。 (3)(3)三个班上自习，两教室均开灯。三个班上自习，两教室均开灯。 A B C Y G 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1解：设输入变量解：设输入变量A、B、C分别表示分别表示三个班学生是否上自习三个班学生是否上自习, 1表示上自表示上自习习, 0表示不上自习表示不上自习; 输出变量输出变量Y、G分别表示大教室、小教室的灯是否分别表示大教室、小教室的灯是

16、否亮亮, 1表示亮表示亮, 0表示灭。表示灭。3. 组合逻辑电路组合逻辑电路ABACBCY ABCCBACBACBAG ) CBACBA()( CBA &Y11G&1&AB& 1C3. 组合逻辑电路组合逻辑电路例：试用例：试用与非门与非门设计一个组合电路，设计一个组合电路，接收一位接收一位8421BCD码码B3B2B1B0，仅，仅当当 2B3B2B1B0A1A03. 组合逻辑电路组合逻辑电路例：例： 用用74138设计一个多输出组合设计一个多输出组合网络网络, 它的输入为它的输入为A、B、C三个变三个变量，输出为下面三个函数。量，输出为下面三个函数。CBAFCA

17、FCBACF 3213131317654207654202YYmmmmmmmmmmmmmmmmCACBAF ),(003),(YmCBACBACBAF 7517517511YYYmmmmmmCBACCBAF ),(以外的所有正整数）以外的所有正整数）中除了中除了为为（ikn)-(120 kimF,mF则则若若3. 组合逻辑电路组合逻辑电路74138集成译码器集成译码器最小项反码输出！最小项反码输出！01B2A21 EEE31312YYmmCBAF ),(003YmCBAF ),(7517511YYYmmmCBAF ),(3. 组合逻辑电路组合逻辑电路【问题问题】如何实现如何实现 F1(C,B,

18、A)、 F2(C,B,A)、 F3(C,B,A) ？选选择择信信号号 （3位）位） D1 D70 D2 D3 D45 D61 D23 D5A1A211 30iiiDm3. 组合逻辑电路组合逻辑电路使能端使能端地址地址 输入端输入端数数据据输输入入端端输输出出端端例如：例如：用用74151设计函数设计函数 F = AB + AC ( (1) )若若 C, B, A分别接分别接 A0, A1, A2 , 得到两个得到两个卡诺图卡诺图, 则相应电路如图所示：则相应电路如图所示：分析：分析：3. 组合逻辑电路组合逻辑电路F(A,B,C)( (2) )若若 C, B, A分别接分别接 A2, A1, A

19、0, 得到两卡诺图，得到两卡诺图，则相应的电路图如图所示：则相应的电路图如图所示：3. 组合逻辑电路组合逻辑电路F(C,B,A)函数有函数有4个输入变量个输入变量 ，而，而74151的地址端只有的地址端只有3个，即个，即A2 、A1 、A0 ，故须对函数的卡诺图进行降维。，故须对函数的卡诺图进行降维。000 101011110 000101010010110100ABCDD6D7D5D4 1D2D3D1D0 010110100A2A1A01D00 100DD 010110100ABC )8 , 7()14,13,12, 3 , 0(),( mDCBAF3. 组合逻辑电路组合逻辑电路则则 D0=

20、D7=D D1=D D2=D3=D4= D5=0 D6 = 1 令令: A=A2 B=A1 C=A0 例：例：练习：分析电路功能。练习：分析电路功能。3. 组合逻辑电路组合逻辑电路电路有电路有4个输入变量。得真值表。个输入变量。得真值表。结论：该电路为一个四位二进制码结论：该电路为一个四位二进制码奇偶奇偶校验器校验器。当输入的四位二进制码中有奇。当输入的四位二进制码中有奇数个数个1 时时, 输出为输出为1, 否则为否则为 0。DmmmmDmmmmL)()(03561247 4. 触发器触发器 （8%）涉及题型：涉及题型：选择填空题、分析计算题。选择填空题、分析计算题。基本要求：基本要求：1.1

21、.钟控钟控SRFF/SRFF/边沿边沿DFF/DFF/边沿边沿JKFF/TFF/TJKFF/TFF/T FF FF 的激励表、的激励表、 特征方程、状态转移图特征方程、状态转移图( (表表) )；2.2.触发器功能转换；触发器功能转换；3.3.触发器的逻辑功能触发器的逻辑功能( (特征方程、约束条件、波形图特征方程、约束条件、波形图) ) 及其应用。及其应用。常见题型：常见题型：1.1.电路功能分析，求次态方程、波形图、状态转移图电路功能分析，求次态方程、波形图、状态转移图2.2.根据功能描述，求出激励表、设计同步时序电路根据功能描述，求出激励表、设计同步时序电路Q n+1= DCP Qn+1

22、= T Qn CP Qn+1 = T Qn CP Qn+1= Qn CP Qn+1= Qn CP 4. 触发器触发器Q n+1= J Q n + K Q n CP 例例：试将：试将JKFF转换成转换成DFF。解：解：Qn+1= JQn + KQnQn+1= D = D(Qn+Qn) = DQn + DQnJ=D，K=D，比对得，比对得: :JKFF:DFF:4. 触发器触发器DFF例：试分析图中时序电路的逻辑功能，写出各触发器例：试分析图中时序电路的逻辑功能，写出各触发器的的状态方程状态方程和和输出方程输出方程，画出电路的，画出电路的状态转换图状态转换图。 CPQQQnnn1211 CPQQQ

23、nnn1212nQY2 4. 触发器触发器练习：若触发器的初始状态为练习：若触发器的初始状态为 0，试画出图示电路中，试画出图示电路中Q1和和 Q2的波形。的波形。4. 触发器触发器5. 时序逻辑电路时序逻辑电路 （25%）涉及题型：涉及题型：选择填空题、分析计算题。选择填空题、分析计算题。基本要求：基本要求：1.1.一般时序电路的分析和设计方法；一般时序电路的分析和设计方法；2.2.二进制二进制 同步同步/ /异步计数器的特点、结构；异步计数器的特点、结构；3.MSI3.MSI移存器移存器7419474194的功能；的功能；4.4.74161/163/16074161/163/160计数器计

24、数器；5.5.移存型计数器移存型计数器的结构特点。的结构特点。常见题型：常见题型：1.1.一般时序电路的分析和设计；一般时序电路的分析和设计；2.74161/163/1602.74161/163/160任意进制的分析与设计任意进制的分析与设计、自启性判断；自启性判断；3.74161/163/1603.74161/163/160级联计数电路分析；级联计数电路分析；4.4.已知码型，移存已知码型，移存/ /计数型序列码发生器设计、自启性判断；计数型序列码发生器设计、自启性判断； 5.74161+741515.74161+74151 / / 74194+7415174194+74151的逻辑功能分析

25、；的逻辑功能分析；6.6.状态转移图、状态转移图、( (隐含表隐含表) )状态化简问题。状态化简问题。5. 时序逻辑电路时序逻辑电路Q3Q2Q1Q0状态变换。状态变换。M0M1 = 01左移：左移：Q0Q1 Q2 Q3 DSLM0M1 = 10右移：右移：DSR Q0 Q1 Q2 Q3 7 7位数据串并转换位数据串并转换例：例： 试用试用DFF设计一个如图示状态图的同步计数器。设计一个如图示状态图的同步计数器。 nnnnnnnQQDQQDQQDQD1311221231ii 能能自自启启代入代入验证验证自启自启动性动性注意：此题未涉注意：此题未涉及输出信号的设及输出信号的设计！如何设计？计！如何

26、设计？例：画出图示电路时序部分的状态转移图，并画出例：画出图示电路时序部分的状态转移图，并画出CP作用下作用下74139输出端输出端的波形。的波形。设初态为设初态为0nnnnQDQQDQ01111010 5. 时序逻辑电路时序逻辑电路5. 时序逻辑电路时序逻辑电路1. 模长模长MN 进制的任意进制计数器进制的任意进制计数器同步级联同步级联： N 2 进制计数器进制计数器异步级联异步级联： N1 N2 进制计数器进制计数器置置0 0置最小数置最小数置最大数置最大数同步置数同步置数 74161/163 7416074161/163 74160异步置数异步置数 7490 741907490 7419

27、0异步清异步清0 74161,741600 74161,74160同步清同步清0 741630 74163CRLD计数方式计数方式方案选择方案选择CR LD 5. 时序逻辑电路时序逻辑电路异步清零异步清零同步清零同步清零M=6M=6M=60 1 0 1M=12跳跳过过5. 时序逻辑电路时序逻辑电路 7416074160异步级联方式异步级联方式 0000 0000 74160(2) 74160(1) 0000 0001 0000 1001 0001 0000 0000 0000 74160(2) 74160(1) 1001 1001 7416074160同步级联方式同步级联方式 以低位片进位输出

28、信号以低位片进位输出信号CO作为高位片时钟输入信号作为高位片时钟输入信号以低位片进位输出信号作为高位片控制信号以低位片进位输出信号作为高位片控制信号P、T01:910:99074161(2)74161(2) 74161(1)74161(1)74161(2)74161(2)74161(1)74161(1) 7416174161异步级联方式异步级联方式 7416174161同步级联方式同步级联方式 74163(2)74163(2) 74163(1)74163(1)74163(2)74163(2)74163(1)74163(1) 7416374163异步级联方式异步级联方式 7416374163同步

29、级联方式同步级联方式 5. 时序逻辑电路时序逻辑电路例：例：试用试用 74161 实现模实现模 6060 计数器。计数器。分析：分析：单片单片74161最大计数值为最大计数值为16, 故实现模故实现模60计数器计数器必须用两片必须用两片74161。 采用异步分解方案采用异步分解方案：首先：首先分解分解M=60=6 10, 再用两再用两片片74161分别组成模分别组成模6、模、模10计数器；最后，通过计数器；最后，通过置数置数法法置最小数置最小数或或置零置零组成异步级联的模组成异步级联的模60计数器。计数器。 M=10M=6异异步步置置最最小小数数5. 时序逻辑电路时序逻辑电路整整体体置置0法法

30、 CO整整体体置置数数法法CO 整体置数整体置数 计数范围为计数范围为196255, 计到计到255( (CO=1) )时使两片时使两片LD均为均为0,下一个下一个CP来到时置数来到时置数=256 M=196, (D3D2D1D0 ) )高高( (D3D2D1D0) )低低=( (196) )10 =( (11000100) )2。 整体置整体置0: 计数范围为计数范围为059, 当计到当计到59( (00111011) )2 2时时, 在下一个在下一个CP到来时到来时74161同步置同步置0。 采用同步整体置数方案采用同步整体置数方案：置置0 0/ /最小数最小数/ /最大数最大数先将两片先

31、将两片74161 同步级联组成同步级联组成N=162=256的计数器，的计数器，然后然后, 用整体置数法构成模用整体置数法构成模M=60计数器。计数器。5. 时序逻辑电路时序逻辑电路方案方案1 1：同步级联整体：同步级联整体复复0 0法法1 1 0 10 0 0 116 16=256进制进制进位？进位？5. 时序逻辑电路时序逻辑电路 例：例：试用两片试用两片74161 接成接成 M=29 M=29 的的计数器。计数器。分析：分析：M=29M=29素数不可分，故选用同步级联素数不可分，故选用同步级联 ( (整体方案整体方案) )0 0 0 11 1 0 0方案方案2 2161161同步级联整体同

32、步级联整体预置预置0 0法法进位？进位？5. 时序逻辑电路时序逻辑电路接上例接上例16 16=256进制进制 例：例：试用两片试用两片74161 接成接成 M=29 M=29 的的计数器。计数器。0 0 1 0方案方案1 1：同步级联整体复同步级联整体复0 0法法1 0 0 15. 时序逻辑电路时序逻辑电路 例：例：试用两片试用两片74160 接成接成 M=29 的的计数器。计数器。分析：分析：M=29M=29素数不可分，只能采用同步级联素数不可分，只能采用同步级联( (整体方案整体方案) )10 10=100进制进制0 0 1 01 0 0 0方案方案2 2同步级联整体预置同步级联整体预置0

33、 0法法5. 时序逻辑电路时序逻辑电路接上例接上例 例：例：试用两片试用两片74160 接成接成 M=29 的的计数器。计数器。10 10=100进制进制移存型计数器移存型计数器典型电路（以典型电路（以4 4级为例）级为例） 电路构成特点：电路构成特点：原码反馈原码反馈，即，即 = Q1n+1Q4n结论结论：n 位触发器可实现位触发器可实现 的环形计数器的环形计数器。 电路构成特点：电路构成特点：反码反馈反码反馈，即，即 结论结论：n 位触发器可实现位触发器可实现 的扭环形计数器的扭环形计数器。 = Q1n+1Q4n5. 时序逻辑电路时序逻辑电路5.26 试用试用DFF设计一个设计一个移存型序

34、列信号发生器移存型序列信号发生器。使该。使该电路产生序列信号电路产生序列信号 1110100，1110100， 。Q3Q2Q1 100110110101101001313131QQQQQQD 2313112131QQQQDQQQQD 或或自自启启动动修修正正：5.30 写出图中写出图中74161输出端输出端的状态编码表及的状态编码表及74151输出输出端产生的序列信号。端产生的序列信号。因此因此 F=1111000110Q0处的序列信号为处的序列信号为: 10111010011000, 练习：练习：电路如题图所示。要求：电路如题图所示。要求： 列出状态转移表，并列出状态转移表，并 写出输出写出

35、输出 z 端的序列。端的序列。(1) 列出状态转移表（略）列出状态转移表（略）(2) 输出输出 z 的序列为的序列为 0011111。 5. 时序逻辑电路时序逻辑电路状态转换表的化简状态转换表的化简隐含表法简化隐含表法简化 等价类、最大等价类的区别！等价类、最大等价类的区别！等价状态：等价状态：A,C、F,G、B,D,E5. 时序逻辑电路时序逻辑电路起跳状态起跳状态1DC1SD1DC11DC11DC1.=1（异或反馈网络异或反馈网络）QnQn-1Q2Q1fCPSDSDSD.m序序列列码码反反馈馈表表6. 可编程逻辑器件可编程逻辑器件 （10%）涉及题型：涉及题型：选择填空题、分析计算题。选择填

36、空题、分析计算题。基本要求：基本要求：1.PLD1.PLD的分类、基本结构和基本原理；的分类、基本结构和基本原理；2.2.半导体存储器的工作原理；半导体存储器的工作原理；3.ROM3.ROM、RAM RAM 存储容量的扩展；存储容量的扩展；4.4.用用ROMROM和和PLAPLA实现组合电路实现组合电路的方法的方法。常见题型：常见题型：1.1.描述描述 真值表和逻辑式真值表和逻辑式 ROM/PLAROM/PLA组合逻辑组合逻辑2.ROM2.ROM和和RAMRAM容量扩展容量扩展( (概念概念)字扩展和位扩展字扩展和位扩展名称与阵列或阵列输出部分PROM固定可一次编程固定PLA可一次编程可一次编

37、程固定PAL可一次编程固定固定GAL可重复编程固定可配置四种四种LDPLD的分类与结构的分类与结构 6. 可编程逻辑器件可编程逻辑器件6. 可编程逻辑器件可编程逻辑器件例例 ：试用：试用ROM实现组合逻辑函数：实现组合逻辑函数：CBABFCAABF 21首先应将以上两个逻辑函数化成最小项和。首先应将以上两个逻辑函数化成最小项和。解解: :(D1)(D0)F2F10m7m111ABCABC与与阵阵列列或或阵阵列列15671367mmmmmmmm 21; FF固定固定编程编程例例. .用用ROMROM设计一个码转换器设计一个码转换器, ,用于实现用于实现4 4位位二进制码二进制码到到4 4位位循环

38、码循环码的转换。的转换。 A3 A2 A1 A0B3 B2 B1 B00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0 11 0 0 0 B3=m( (8,9,10,11,12,13,14,15) ) B2=m( (4

39、,5,6,7,8,9,10,11) ) B1=m( (2,3,4,5,10,11,12,13) B0=m( (1,2,5,6,9,10,13,14) ) 码码转转换换器器A3A2A1A0A3A2A1A0B3B2B1B0B3B2B1B06. 可编程逻辑器件可编程逻辑器件6. 可编程逻辑器件可编程逻辑器件ROM实现组合逻辑实现组合逻辑与与阵阵列列固固定定或或阵阵列列编编程程例：设例：设ABC为三位二进制数，若该数大于等于为三位二进制数，若该数大于等于5，则，则输出输出F1为为l，否则为，否则为0；若该数小于；若该数小于3或大于或大于6，则输出，则输出F2为为1，否则为，否则为0；试用；试用ROM实

40、现该电路实现该电路，列出真值，列出真值表，并正确标出与阵列和或阵列连接图。表，并正确标出与阵列和或阵列连接图。6. 可编程逻辑器件可编程逻辑器件根据真値表直接写出两个逻辑函数化成最小项和。根据真値表直接写出两个逻辑函数化成最小项和。例：例：PLA实现逻辑电路如图所示。试分析电路功能。实现逻辑电路如图所示。试分析电路功能。6. 可编程逻辑器件可编程逻辑器件结论：结论： (1) (1) 若能被若能被3整除，则输出整除，则输出 F1l。 (2) (2) 若大于若大于12，则输出，则输出 F2=1。ABCFCABBCACBAFPLA 21程程与阵列、或阵列均可编与阵列、或阵列均可编可可编编程程可可编编

41、程程（片）（片）4816816 KKN地址线数地址线数: :A A = 14= 14根根例：例：8K 8位位16K 16位位数据线数数据线数: :D D = 16= 16根根6. 可编程逻辑器件可编程逻辑器件AT28C64 E2PROM8K8 A0-A12, D0-D77. 数字系统设计基础（数字系统设计基础（12%） 涉及题型：涉及题型：选择填空题、分析计算题。选择填空题、分析计算题。基本要求：基本要求：1.1.数字系统基本模型和设计过程；数字系统基本模型和设计过程；2.2.数字系统的数字系统的4 4种描述工具；种描述工具；3.3.根据文字描述设计根据文字描述设计ASMASM图；图；4.4.

42、基于基于ASMASM图或状态图，以图形方式设计控制器图或状态图，以图形方式设计控制器( (采用采用 SSISSI、MSIMSI、每态一触发法每态一触发法) )；5.5.使用使用ASMASM图设计数字系统的方法。图设计数字系统的方法。常见题型：常见题型：( (习题习题7.1;7.2;7.3;7.4;7.7) )1.1.根据问题描述，画出控制系统的根据问题描述，画出控制系统的ASMASM图；图；2.2.根据根据ASMASM图，画出控制器的状态转移图，并功能分析；图，画出控制器的状态转移图，并功能分析；3.3.根据根据ASMASM图，用每态一触发法实现控制器。图，用每态一触发法实现控制器。 每个每个

43、ASM块中的所有操作均在块中的所有操作均在 一个时钟周期内完成。一个时钟周期内完成。 每个每个ASM块块中所规定的各种寄存器操作，以及状态的转中所规定的各种寄存器操作，以及状态的转换均发生在换均发生在下个时钟下个时钟的同一个有效边沿。的同一个有效边沿。7. 数字系统设计基础数字系统设计基础例：一个数字系统在例：一个数字系统在T0状态下状态下, 若启动信号若启动信号S=0, 则保持则保持T0状态不状态不变变; 若若S=1, 则完成条件操作：则完成条件操作：AN1, BN2, 且且T0T1。 在在T1状态下状态下, 下一个下一个CLK到到, 完成无条件操作完成无条件操作BB 1; 若若M=0, 完

44、成条件操作完成条件操作: P右移右移, 且且T1T2; 若若M=1, 状态由状态由T1T3T0。要求：要求：1.1.画出该数字系统的画出该数字系统的ASMASM图。图。2.2.写出用每态一触发器写出用每态一触发器(DFF)(DFF)的的方法实现该数字系统控制方法实现该数字系统控制 器时器时的各激励方程。的各激励方程。MTDMTDSTDTSTD 131201300解解：7. 数字系统设计基础数字系统设计基础例例: 图为某数字系统的图为某数字系统的ASM图图, START和和A100 分别为处理器分别为处理器 发出的状态信号发出的状态信号S1和和S2。试画。试画 出该系统控制器的状态转移图出该系统

45、控制器的状态转移图, 并标注为并标注为: S1S2 / CLR SHIFT OUT 7. 数字系统设计基础数字系统设计基础22110STOUTTSHIFTSTCLR 122110122100TDSTSTDSTSTD 实现二进制数实现二进制数AX 2，当当A 101时，结果输出时，结果输出练习：练习：图示为系统图示为系统ASM图，图，READY和和CNT=N分别为数字系统处理分别为数字系统处理器发出的状态信号器发出的状态信号V1和和V2 , X为为外部串行数据输入信号。外部串行数据输入信号。1.选用选用DFF, 用每态一触发器的用每态一触发器的方法实现控制器时的输出方程方法实现控制器时的输出方程

46、和激励方程。和激励方程。2.画系统控制器的状态转移图画系统控制器的状态转移图 V1V2 / CLR ADD OUT3.若输出信号若输出信号 Z 取自寄存器取自寄存器Y，描述该系统实现的功能。描述该系统实现的功能。7. 数字系统设计基础数字系统设计基础2110TOUTTADDSTCLR 212211012100STDSTSTDTSTD (1)(1) 输出方程输出方程和和激励方程激励方程如下：如下：(3)(3) N+1个串行二进制数相加。个串行二进制数相加。7. 数字系统设计基础数字系统设计基础(2)(2)控制器状态转移图如下控制器状态转移图如下：V1V2 / CLR ADD OUT8. D/A和

47、和A/D转换（转换（5%）涉及题型：涉及题型：选择填空题。选择填空题。 基本要求：基本要求：1.DAC1.DAC和和ADCADC的主要技术指标的主要技术指标( (分辨率、精度、量化误分辨率、精度、量化误 差、转换时间等差、转换时间等) )；2.D/A2.D/A、A/D A/D 转换的一般原理和过程；转换的一般原理和过程；3.(3.(倒倒T T型型R-2RR-2R电阻网络电阻网络)D/A)D/A和和( (逐次逼近型、并行比逐次逼近型、并行比 较型较型)A/D)A/D转换电路的工作原理。转换电路的工作原理。常见题型：常见题型：1.DAC1.DAC、ADCADC的的分辨率、位数、量程分辨率、位数、量

48、程的分析计算；的分析计算；2.ADC 2.ADC 的量化电平、量化误差。的量化电平、量化误差。REFO2nUuD 满量程满量程( (Full Scale Range) )电压值：电压值： OmREF212nnUU 通常，取通常，取 Rf =R，则，则 1REFfOREF022niiniURuDKDUR 例例: 已知已知 4 位倒位倒 T 型型DAC，输入数字量为，输入数字量为1101， uREF = 8V，Rf =R，则输出模拟量，则输出模拟量 u0= ?REFO48(84 1)6.5V22nUuD 8. D/A和和A/D转换转换DACDAC倒倒T T型型R-2RR-2R电阻网络电阻网络例：例：倒倒T型网络型网络DAC的的U0m=10V, 试问需多少位代码试问需多少位代码,才能使分辨率才能使分辨率 R 达到达到 2mV。( (令令Rf =R) )解解: :由题意知：由题意知：3102R31021210n13n则DACDAC的分辨率的分辨率：8. D/A和和A/D转换转换OmREFO=1