数字电路与逻辑设计复习

1、第一章 绪论(xln)1数制的转换(zhunhun) (1)任意进制十进制(按位权展开相加) (2)十进制任意进制(除R取余,乘R取整) (3) 二进制-八进制-十六进制(中介法) (4)精度要求(1/Ri精度要求值)2常用的BCD码 有权码(8421码、2421码、5121码、631-1码) 无权码(余3码，移存码、余3循环码)。共五十八页1、 等于(dngy)(14.5)10的8421BCD码是: A (1110.0101)8421BCD B (00010100.1)8421BCD B (1110.1)8421BCD D (00010100.0101)8421BCD2、 与(1024)10

2、等值的数是: A (1000000000)2 B (400)16 C (1111111111)2 D (3FF)16 3、 十进制数25用8421BCD码表示(biosh)为: A 0010101 B 00101010 C 00100101 D 100101 4 、以下代码中为有权码的是: A 5421码 B 移存码 C 格雷码 D 余三码共五十八页答案(d n)1 D; 2 B; 3 C; 4 A; 5 (7)10(0111)8421+(0011)2=(1010)余3BCD,同理:(8)10(1011)余3BCD,(5)10(1000)余3BCD (78.5)10=(10101011.100

3、0)余3BCD6 (93); 7 相邻性，循环性；5、 等于(dngy)(78.5)10的余3BCD码是_。6 、(1100 0110)余3BCD码=( )107 、循环码的两个特点_，_。共五十八页第二章 逻辑函数(hnsh)及其简化1基本逻辑关系(3)、逻辑运算(3)、复合逻辑运算(5)、逻辑门符号；2基本定理、基本规则、基本公式(gngsh)；3逻辑函数及其表示方法（表达式、真值表、卡诺图、 逻辑图、波形图）；4逻辑函数及其简化 (1)公式法化简； (2)卡诺图化简法（最小项、最大项的概念，任意项的利用）； (3)利用卡诺图进行逻辑函数的运算。共五十八页第二章 逻辑(lu j)函数及其简

4、化1 若A、B、C、D、E为某逻辑函数输入(shr)变量，函数的最大项表达式 所包含的最大项的个数不可能是： A 32 B 15 C 31 D 6322 以下表达式中符合逻辑运算规则的是： A. CC=C2 B. 1+1=10 C. 01 D. A+1=13 符合逻辑运算规则的是: A. 11=1 B. 1+1=10 C. 1+1=1 D. 1+1=24 逻辑函数F=AB+CD+BC的反函数F是:_;对偶函数F是:_;5 逻辑代数的三个重要规则是:_,_,_ 当逻辑函数有n个变量时,共有_种变量取值组合。6 异或与同或在逻辑上正好相反，互为反函数，对吗？7 逻辑变量的取值，1比0大，对吗？答案

5、：1. D 2. D 3. C 4. _ 5. _ _ 6. 7. 8. 8 F=ABC=ABC,对吗?共五十八页由给定的逻辑函数求不同的标准(biozhn)表达式的方法:F=AB+AC(1)求F的标准(biozhn)与非-与非表达式(对F两次取反即可得到) F=AB+AC(2)求F的标准或非-或非表达式 由F表达式卡诺图得到F的或与表达式对F的或与表达式 两次求反即可得到F的标准或非-或非表达式 F=A+C+A+B(3)求F的与或非表达式(由F的标准或非-或非表达式得到)(4)给定F的或与表达式求F的标准与非-与非表达式:由F的或与表达式卡诺图得到F的与或表达式两次求反F的标准或非-或非表达

6、式第二章 逻辑函数及其简化共五十八页第二章 逻辑函数(hnsh)及其简化公式(gngsh)法化简F=(AB)(BC) A+B+A+C解: F=(AB)(BC) +A+B (A+C) =(AB+AB)(BC+BC)+A+B) (A+C)=(ABC+ABC+A+B) (A+C)=(A+B)(A+C)=AB+AC共五十八页第二章 逻辑函数(hnsh)及其简化共五十八页F=A+BC+BD1、画出逻辑(lu j)函数的卡诺图BDBCA用卡诺图化简逻辑(lu j)函数化简时可根据需要视为“1”或“0”，使函数化到最简。2、化简逻辑函数第二章 逻辑函数及其简化共五十八页用卡诺图化简函数(hnsh),写出最简

7、或与式:Y(A,B,C,D)=M(1,3,4,9,11,12,14) d(5,7,10,13,15)解:(1)填图(即填0或)(2)圈图(每个圈包含(bohn)2i个格,i=0,1,2,3)(3)写出最简或与式(0与原变量对应,1与反变量对应-对写或与式而言)Y(A,B,C,D)=D(A+C)(B+C)共五十八页用卡诺图化简逻辑(lu j)函数F=ABC+ABC+ABCD, 约束条件为:AB=0AB=AB+AB =ABCD+ABCD+ABCD+ABCD +ABCD+ABCD+ABCD+ABCD=0,为任意(rny)项10100111ABCD0001111000 01 11 10F=AC+CD+

8、AC共五十八页与运算(yn sun) 利用卡诺图进行逻辑函数(hnsh)运算 或运算异或运算多变量运算第二章 逻辑函数及其简化共五十八页1认识各种逻辑门的符号；2逻辑门的功能、应用、特点；3开关器件的开关特性（电路(dinl)原理图不做要求）。第三章：集成(j chn)逻辑门 TTL门电路的主要参数电压传输特性参数:(1)输出逻辑高电平:VOH=2.73.6V(特性曲线截止区的输出电压);(2)输出逻辑低电平:VOL=0.30.4V(特性曲线饱和区的输出电压);(3)开门电平:VON1.8V(允许输入高电平的最小值);(4)关门电平:VOFF0.8V(允许输入低电平的最大值);(5)阈值电压:

9、VTH=1.4V(输出电平发生急剧变化的中点对应的输入电压)(6)低电平噪声容限:VNL=VOFF-VIL=0.8V-0.3V=0.5V;(7)高电平噪声容限:VNH=VIH-VON=3.6V-1.8V=1.8V.共五十八页输入特性曲线(qxin)上的参数:关门电阻:ROFF=0.91K(当RiRoff,相当于加了低电平输入,与非 门处于关门状态);(2) 开门电阻:Ron=3.2k(当RiRon,相当于加了高电平输入,与非门 处于开门状态).输出特性曲线上的参数(cnsh):拉电流:关态时的最大输出电流灌电流:开态时的最大输出电流其它参数:、扇入系数、扇出系数、输入漏电流IIH、动态尖峰电流

10、、平均延迟时间tpd等。输出端可以并联使用的电路：TTL电路的OC门（集电极开路门），TTL电路的三态输出门、漏极开路的CMOS门、CMOS电路的三态输出门第三章：集成逻辑门共五十八页第三章：集成(j chn)逻辑门1 工作(gngzu)时需要外接电源和负载电阻的电路是： A. TTL或非门 B. TTL与非门 C. TTL三态门 D. TTL OC门2 三态门输出高阻状态时,_是正确的说法. A. 用电压表测量指针不动 B. 相当于悬空 C. 电压不高不低 D. 测量电阻指针不动3 以下电路常用来实现”线与”功能的是:_A. TTL与非门 B. 三态输出门 C. 集电极开路门 D. CMOS

11、传输门4 OC门的主要应用_,三态门的主要应用_,传输门的主要 应用_.三态门的三个状态是_,_,_.5 TTL与非门的阈值电压是_;TTL与非门输入接电阻Ri_时, TTL与非门工作在开态,通常把该阻值称为_.答案:1.D 2. B 3. C 4 实现”线与”,实现总线结构,当开关用,高电平, 低电平,高阻; 5. 1.4V;3.2V,开门电阻共五十八页1、数 字 电 路 中 晶 体 管 大 多 工 作 于( )。(a) 放 大 状 态(b) 开 关 状 态(c) 击 穿 状 态2、逻 辑 电 路 如 图 所 示， 则 输 出F为( )(a) A+B (b) AB (c)AB3、 TTL 与

12、 非 门 的 扇 出 系 数 是( )。(a) 输 出 端 允 许 驱 动 各 类 型 门 电 路 的 最 大 数 目(b) 输 出 端 允 许 驱 动 同 类 型 门 电 路 的 最 小 数 目(c) 输 出 端 允 许 驱 动 同 类 型 门 电 路 的 最 大 数 目答:1.(b) 2.(a) 3.(c)共五十八页1组合逻辑电路的特点；2组合逻辑电路的分析方法（1）小规模组合逻辑电路的分析步骤(3)；（2）中规模(gum)组合逻辑电路的分析(全加器、译码器、数据选择器等)。3组合逻辑电路的设计方法（1）小规模组合逻辑电路的设计(5)；（2）中规模组合逻辑电路的设计（全加器、译码器、 数据

13、选择器，降维卡诺图）；4组合逻辑电路中的冒险现象（了解） 静态1冒险,静态0冒险,冒险代数判别法,避免逻辑冒险的方法第四章：组合(zh)逻辑电路共五十八页1.十六选一数据选择器中,地址端的个数是_,数据端的个数是_;2.8线-3线优先编码器中,所有输入端都有效时,响应的输入是_;3.编码与译码是互逆的过程,对吗?4.优先编码器的编码信号是相互排斥的,不允许多个(du )编码信号同时 有效,对吗?5.逻辑(lu j)函数，当变量的取值为（ ）时，将出现竞争冒险现象。A. B=C=1 B. B=C=0 C. A=1，C=0 D. A=B=06. 八路数据选择器应有( )个选择控制端. A 2 B

14、3 C 6 7. 下列逻辑电路中为时序逻辑电路的是（ ）A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器答:1.4,16; 2.IN7; 3.对; 4.不对; 5.A; 6.B; 7.C;共五十八页&11111Y0Y1Y2Y3STA0A18.右图所示电路为一个(y )典型的集成组合电路逻辑器件结构,请分析其逻辑功能,并指出它的通用名称.2线4线译码器共五十八页9.试用(shyng)一块数据选择器74LS151和必要的电路实现一组合逻辑函数并画出电路图.要求作出降维卡诺图,以A为记图变量,并直接在下图中连线.F(A,B,C,D)=ABCD+ABD+ABD+CD+BC0 1 2 3 4

15、5 6 7MUXCT74151A2A1A0G07YENBACDSTY10共五十八页解:(1)将所给的式子变换成标准的与非-与非表达式 F1=AB(C+C)+BC(A+A)+AC(B+B) =ABC+ABC+ABC+ABC=m7+m6+m5+m3=m7m6m5m3 F2=m0+m1+m3+m4+m6=m0m1m3m4m6(2)画逻辑图 A2A,A1B,A0C;STA1,STB0, STC0 Yimi ;F1,F2分别用一个与非门实现(与非门的输入为译码器的 输出)10.用3线-8线译码器实现(shxin)组合逻辑电路的设计: F1=AB+BC+AC, F2=m(0,1,3,4,6)共五十八页11

16、.数据选择器的分析:分析下图的功能(gngnng),写出F的表达式,列出F的真 值表.解:(1)写出Y的表达式:Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4 +A2A1A0D5+A2A1A0D6+A2A1A0D7(2)将DA2,BA1,AA0;CD7,D4,D2,D1;CD6,D5,D3,D0代如上式即可得到表达式F=D0 D1 D2 D3 D4 D5 D6 D7MUXCT74151A2A1A0G07YENDCBASTF(3)列真值表DBACF0.0.0.0.(4)总结逻辑功能(gngnng): 判偶电路共五十八页第五章 集成(j chn)触发器

17、1集成触发器的分类（逻辑功能、电路结构）；2集成触发器功能的描述方法(fngf)（状态方程、状态转移真值表、状态转移图、激励表、工作波形、逻辑符号）；3主从触发器；4边缘触发器。共五十八页1.在CP=1其间激励信号发生(fshng)多次变化时,主从JK触发器会出现_;2.用一个D触发器和一个74LS290最多可以构成_进制计数器;3.若用一片维持-阻塞D触发器构成一个二进制计数器,激励函数应为 _;4.D触发器的状态特性方程为Qn+1=D,与Qn无关,所以它没有记忆JK 功能,对吗?5.对边沿JK触发器,在CP为高电平其间,当J=K=1时,状态会翻转一 次,对吗?6.要使JK触发器在时钟脉冲作

18、用(zuyng)下的次态与现态相反,JK的取值应为( ) A.00 B.11 C.01 D.01或10答:1.一次翻转; 2.20; 3.D=Qn; 4.不对; 5.不对; 6.B;共五十八页触发器类型转换C11DQQ1KJ&CPQn+1D CP (J+Qn)KQn CP JQn+KQn CPC11DQQT1CPQn+1D CP TQn+TQn CP共五十八页触发器类型转换C11J1KQQD1CPQn+1JQn+KQn CP DQn+DQn CP D CPC11J1KQQTCPQn+1JQn+KQn CP TQn+TQn CP 共五十八页由一边沿D触发器,边沿JK触发器组成的电路(dinl)及

19、CP,A的波形如图所示,试画出两触发器输出端Q1和Q2的波形.设触发器初态均为0.ACPDQJKQQQQ1Q2CPQ1Q2A答:(1)求表达式Q1=D1=Q1nCPQ2=AQ2nQ1(2)各级触发器的触发方式(fngsh)和触发时刻(3)波形变化依据(4)直接置0和直接置1R,S有吗?共五十八页AJCPDQQQQQ1Q2KCICI例:画出右图的Q1,Q2的波形图(Q1,Q2的初态均为0)CPAQ1Q2解:(1)确定触发(chf)时刻(本例为下降沿触发)(2)Q1的波形由方程Q1n+1=A决定(只在CP的下降沿发生反转)(3)Q2的波形由方程Q2n+1=JQ2n+KQ2n=Q2n决定(只在Q1的

20、下降沿反转)共五十八页第六章 时序(sh x)逻辑电路1时序逻辑电路的特点；2时序逻辑电路的分类；3时序逻辑电路的分析方法（1）小规模时序逻辑电路的分析（同步(tngb)时序, ）(5)；（2）中规模时序逻辑电路的分析（161/163、160/162、 290/90、195/194）；4时序逻辑电路的设计（2）小规模时序逻辑电路的设计方法(同步,用隐含表简化状态)；（3）中规模时序逻辑电路的设计方法（ 161/163、160/162、 290/90、195/194 ，采用195设计环形计数器和扭形计数器）。共五十八页160的分析与设计:Q=Q3Q0/161的分析与设计:Q=Q3Q2Q1Q0分析

21、(1)置0接法的电路:0000目标状态,计数器 模值等于实际状态数减一.(2)置数接法的电路:D3D2D1D0目标状态,计数器的 模值等于实际的状态数.(3)级联电路:同步级联和异步级联.设计(1)置0法(固定模值,可变模值)求循环(xnhun)结束条件:(M)10=(Q3Q2Q1Q0)2画电路图 验证(2)置数法(固定模值,可变模值)求初始条件:(M)10=(D3D2D1D0)2画电路图 验证(3)设计级联电路同步级联异步级联共五十八页290的分析与设计分析(1)置0法:0000目标状态(zhungti),计数器的模值等于实际状态数减1.(2)置9法:1001目标状态,计数器的模值等于实际状

22、态数减1.(3)级联电路:同步级联,异步级联设计(1)置0法:求结束条件:(M)10=(Q3Q2Q1Q0)2 画出电路图 验证(2) 置9法:求结束条件:(M-1)10=(Q3Q2Q1Q0)2 画出电路图 验证(3)级联电路:同步级联,异步级联共五十八页195的分析和设计分析(1)写出Q0n的表达式(2)列出初始状态D0D1D2D3Q0Q1Q2Q3(3)右移Q0Q1Q2,计算Q0的值(4)重复(3)的动作直到满足SH/LD=0(5)实际的状态(zhungti)数就是计数器的模值设计(1)画出固定结构的195电路图P230图6-3-28(2)根据模值确定195的初始值D0D1D2D3(采用倒推法

23、)(3)验证共五十八页1.移位寄存器最主要的应用是_;2.二十进制计数器CT74160的输出进位(jnwi)信号CO的表达式_;3.由4位集成移位寄存器CT74195所构成的环形计数器的模值是_;答:1.实现(shxin)数码的串并转换; 2.Q3Q0; 3. 4; 4.触发器,带反馈的延时元件4.异步时序逻辑电路中的存储元件可以是( ) 或者( );1.采用161、160、290实现可变模值计数器的分析和设计；2.采用161、160、290实现级联计数器的分析和设计(P225,图6-3-22;习题28)；3.采用195实现任意模值计数器的分析和设计(P230,图6-3-28);共五十八页采用

24、(ciyng)161、160、290实现可变模值计数器的分析和设计；Q3Q2Q1Q0 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1M=08进制计数器Q3Q2Q1Q0 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1M=16进制计数器分析(fnx)下图的模值共五十八页采用161、160、290实现(shxin)可变模值计数器的分析和设计；用一块CT74161和必要的门电路实现(shxin)一频率可调的分频器.当M=1,实现6分频;当M=0,实现14分频.1 0 1 01

25、 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 M=1616-6=10100 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0 1 1 0 11 1 1 0 1 1 1 1M=0 1416-14=0010M01101共五十八页 试分析(fnx)下图所示计数器电路的分频比片1:1001 1010 1011 1100 1101 1110 1111 是模7计数器片2:0111 1000 1001 1010 1011 1100 1101 1110 1111 是模9计数器所以该电路

26、(dinl)的分频比为:79=63采用161、160、290实现级联计数器的分析和设计共五十八页分别用中规模计数器160,161,163,290实现(shxin)模57计数器的设计采用(ciyng)160实现模57计数器:共五十八页采用(ciyng)161实现模57计数器:共五十八页采用(ciyng)163实现模57计数器:共五十八页采用(ciyng)290实现模57计数器:共五十八页Q3Q2Q1Q0D3D2D1D0CPQ3SH/LDCRKJ SRG4CT74LS195CP 0 0 0 0&1采用195实现任意(rny)模值计数器的分析和设计 Q0 Q1 Q2 Q3 0 0 0 0 1 0 0

27、 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 0 1 1 0 1 0 1 1 1 1 0 1 1 1 1 0 Q0 Q1 Q2 Q3 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 0 1 1 0 1 0 1 1 1 1 0 1 1 1 1 01 0 1 0M=12M=9分析步骤:(1)确定Q0Q1Q2Q3的初值:0 0 0 0/1 0 1 0(2)确定Q0Q1Q2Q3次态的值: 次态的Q1Q2Q3有原态的Q0Q1Q2右移一 位得到 次态的Q0由公式Qn+1=JQn+KQn计算得到(3)一直重复上述(shn

28、gsh)过程直到满足置数条件为止(对上图就是Q0Q1Q2=111时完成计数) 共五十八页 Q0 Q1 Q2 Q3 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 0 1 1 0 1 0 1 1 1 1 0 1 1 1 1 0M=9Q0 Q1 Q2 Q3的波形图如下(rxi)所示:Q0Q1Q2Q3CP共五十八页D3 D2 D1 D0CTTCTPLDCPCP1CT74161Q3 Q2 Q1 Q0COCR0 0 0 0 例:分析右图的状态转移真值表 说明(shumng)电路的模值Q3Q2Q1Q0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1

29、0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0初始值结束条件:当Q3,Q2同时为1时与非门的输出(shch)才为0,这时对CT74161进行清0电路模值=13-1=12(注意:161,160反馈置1接法电路模值等于实际状态数,不减1)共五十八页反馈(fnku)复位法(用CT54LS/74LS290实现)Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1&ZCT54LS290CPCP0Q0CP1R0AR0BQ1

30、Q2Q3S9BS9A17Q3Q2Q1Q0=0110(Q)2(Q)2 =(M)10共五十八页反馈(fnku)置位法(用CT54LS/74LS290实现)Q3 Q2 Q1 Q0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0&ZCT54LS290CPCP0Q0CP1R0AR0BQ1Q2Q3S9BS9A1Q3Q2Q1Q0=0110(Q)2(Q)2 =(M1)107共五十八页00CDD10DBC10ACB00BAAX=1X0X=1X0输出Z(t)次态N(t)初态S(t) A B C BCDADBCCBADABCD(AD)、

31、 (BC)是等价(dngji)状态对(AC)、 (BD)构成(guchng)最大等价类集共五十八页10abb00baaX=1X0X=1X0输出Z(t)次态N(t)初态S(t)令（AD）a，（BC）b得简化(jinhu)状态表共五十八页第七章 半导体存储器1. 半导体存储器的特点SSM、RAM、ROM；2. 存储器容量的表示方法；3. 存储器容量的扩展方法(字扩展、位扩展、字位扩展)；4. 存储器的阵列图；5. 分析由PROM实现的组合逻辑电路(lu j din l)（熟练掌握）；6. 用PROM实现组合逻辑电路的设计（熟练掌握）。共五十八页用若干块RAM实现位扩展时,应将_,_和_并接在一起.

32、只读存储器ROM中的内容,当电源断掉后又接通,存储器中的 内容_.3. CMOS静态RAM集成(j chn)芯片HM6246的存储容量是8K8位,它的 地址线的条数是_,数据线的条数是_.4. 要构成容量为4K8的RAM,需要_片容量为2564的RAM.5. 一个容量为1K8的存储器有_个存储单元.6. 实际中常以字数和位数的乘积表示存储器的容量,对吗?7.RAM结构的三大部分_,_,_.答:1.位扩展(kuzhn):将芯片的地址线、读/写控制线、片选线各自并接在一起， 而数据端单独引出。 字扩展:将芯片的地址线、读/写控制线、数据线各自并接在一起, 片选信号端接到选片译码器的输出端,由片选信

33、号去区分各片的 地址. 字位扩展:同时对字数和字长进行扩展.2.保持不变; 3. 13条,8条; 4. 32; 5.8192 6.对7.地址译码器,存储矩阵,读写控制电路共五十八页采用PROM进行组合逻辑电路设计的骤:(1)列出真值表(逻辑函数、全加器、全减器等);(2)写出最最小项表达式(F=( , , , , , );(3)画点阵图 (a)画横线/竖线(线的数目=2n,n为输入变量的个数)并标出原变量与反变量字母 (b)画竖线/横线(线的数目=2n,n为输入变量的个数) 上面的线组成了与阵列 (c)画横线/竖线(线的数目=输出变量的个数)并标出输出变量字母 这里的线与(b)中的线相交组成或

34、阵列(4)在与阵列中把输入变量的所有取值组合用小黑点表示出来(在交叉点涂黑) 并在适当的位置标出对应(duyng)的最小项,用0、1、2、3、4、5、6、7表示(5)在或阵列中把相应逻辑函数所有的最小项用小黑点表示出来共五十八页分析右图所示由ROM阵列构成的电路,要求(yoqi):(1)该ROM阵列的容量是多少?(2)写出输出D和Ci的最小项表达式;(3)列出真值表;(4)总结逻辑功能.Ci-1AABBCi-1CiD答:(1)68+28=64(位)(2)D= Ci=(3)略(4)实现(shxin)一位全减器的功能共五十八页用ROM实现组合逻辑(lu j)函数用ROM实现(shxin)一位全加器

35、全加器真值表：ABC iSCO0000010100111001011101110110100100010111最小项之和表达式S =m(1、2、4、7）C0 =m(3、5、6、7）画点阵图：01234567A:被加数; B:加数; S:和Ci低位向本位的进位Co本位向高位的进位共五十八页用ROM实现组合(zh)逻辑函数用ROM实现(shxin)一位全减器全减器真值表：ABC iSCO0000010100111001011100111011010010111001最小项之和表达式S =m(1、2、4、7）C0 =m(1、2、3、7）画点阵图：01234567A:被减数; B:减数; S:差Ci低位向本位A的借位Co本位A向高位的借位共五十八页第十章 脉冲单元(dnyun)电路1. 555定时器的结构及工作原理2. 用555定时器构成的施密特触发器 电路结构、工作波形、VT+、VT-、VT 的计算、典型应用(yngyng)。3. 用555定时器构成的单稳态触发器 电路结构、工作波形、tW的计算、典型应用。4. 用555定时器构成的多谐振荡器 电路结构、工作波形、充电回路、放电回路、 tw1、tw2、T、f、q的计算、典型应用。共五十八页1. 施密特触发器可用于将三角(snjio)波变换成正弦波,对吗?12765843vOvI1vIvI2vCOVC