《数字电路与逻辑设计实验》指导书

1、一、实验目的1. 掌握RS触发器、D触发器、JK触发器的工作原理。 2. 学会正确使用RS触发器、D触发器、JK触发器。1二、实验所用器件和仪表 1. 四2输入正与非门74LS00 1片2. 双D触发器74LS74 1片3. 双JK触发器74LS112或74LS73 1片4. 示波器 1台2三、实验原理 触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。 31、基本RS触发器4 基本RS触发器也可以用两个“或非门”组成，此时为高电平触发有效。图7.

2、1 基本RS触发器 表7-152、D触发器 在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Qn+1Dn，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D 74LS74、四D 74LS175、六D 74LS174等。6 图7.2 为双D 74LS74的引脚排列及逻辑符号。功能如表7.2图7.2 74LS74引脚排列及逻辑符号7表7.2 83、JK触发器 在输入信号为双端的情况下，JK触发器是功能完善、使

3、用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图7.2所示。 JK触发器的状态方程为9图7.2 74LS112双JK触发器引脚排列及逻辑符号10下降沿触发JK触发器的功能如表7.2。表7.211四、实验内容1、 用74LSOO构成一个RS触发器。2、 双D触发器74LS74中一个触发器功能测试。 3、 制定对双JK触发器74LS112一个JK触发器的测试方案，并进行测试。 12五、实验接线图13图7.4 74LS74测试图2图7.3 74LS74测试图1 (3）在（1）的基础上，将D引脚接 1MHz 脉冲源，CK引脚接10

4、MHz脉冲源。用双踪示波器同时观测D端和CP端，记录波形；同时观测D端、Q端，记录波形。分析原因。14测试步骤及结果如下：图 7.5 D 触发器 D 端、Q 端波形图15、在示波器上同时观测 Q、CK 的波形，观测到 Q 的波形只在 CK 的上升沿才发生变化。 3、仿照74LS74测试方法和步骤，完成对74LS112（74LS73）功能的测试。 16六、实验预习要求1、复习课本中触发器相关理论知识。 2、设计对JK触发器功能进行测试的电路图。17七、实验要求1、认真完成实验，记录实验结果。 2、双踪显示，观察上升沿、下降沿触发，画出波形图，注意相位关系。 3、通过实验理解触发器的概念及“置0”、“置1”功能。4、列表整理各类触发器的逻辑功能。18八、思考题 考虑触发器间相互转换的问题。 九、兴趣实验双相时钟脉冲电路 用JK触发器及与非门构成的双相时钟脉冲电路如图7.6所示，此电路是用来将时钟脉冲CP转换成两相时钟脉冲CPA及CPB，其频率相同、相位不同。19 分析电