微机原理ch61io接口

1、6.1 输入/输出（I/O）接口 6.1.1 I/O接口的功能 6.1.2 简单的输入输出芯片 6.1.3 I/O端口及其编址方式 6.1.4 I/O端口地址译码 6.1.5 CPU与外设间的数据传送方式6.2 总线（自学）第六章 I/O接口和总线1、两个术语 外设：（即I/O设备）计算机是一种信息处理工具，需要输入设备送入信息，输出设备送出结果，这些输入输出设备被称为外设。 通信：计算机（CPU）与外设间的数据、状态和控制命令的交换过程统称为通信。6.1 输入/输出（I/O）接口6.1.1 I/O接口的功能2、CPU与外设直接通信存在的问题速度不匹配（CPU快，外设慢）信号电平不匹配（CPU

2、使用TTL电平，外设多为机电设备）信号格式不匹配（CPU总线上为并行数字量，而外设有串行模拟量等）时序不匹配解决方案： 用I/O接口：把外设连接到CPU总线上的一组逻辑电路的总称。用于协调外设与CPU之间的信息交换。3、I/O接口的功能设置数据的缓冲与暂存 （采用缓冲器、锁存器缓解外设与CPU速度的差异）设置信号电平转换电路 （采用MC1488、MAX232等芯片）设置格式转换电路（采用A/D、D/A等芯片）提供I/O地址译码与设备选择对外设进行监测、控制与管理，中断处理 “ 输出要锁存，输入要缓冲 ”CPU的运行速度比较快，输出数据通常要经过锁存才能被外设读取；外设的数据线通过缓冲器与CPU

3、的数据线相连接，从而保证CPU在读取一个外设数据时不会因其它外设的存在而出错。4、I/O接口设计的基本原则 常用的输入输出接口芯片缓冲器：74LS244（单向） 74LS245（双向）锁存器：74LS3736.1.2 简单的输入输出芯片1、缓冲器 74LS244单路基本组成：ABGG#AB01100 01高阻状态真值表1234567891020191817161514131211 244/1G1A12Y41A22Y31A32Y21A42Y1GNDVcc/2G1Y12A41Y22A31Y32A21Y42A11A11A21A31A42A12A22A32A41Y11Y21Y31Y42Y12Y22Y3

4、2Y41G2G图6-1 74LS244逻辑功能和引脚图1234567891020191817161514131211 245DIRA1A2A3A4A5A6A7A8GNDVcc/GB1B2B3B4B5B6B7B8A1A2A3A4A5A6A7A8B1B2B3B4B5B6B7B8DIRG图6-2 74LS245逻辑功能和引脚图缓冲器作用实例 CPUD0电路1电路2+5VG CPUD0比较：电路1中CPU数据线始终被K状态占用；电路2中CPU数据线的状态可以由G端控制；实现缓冲的作用K+5VK2、锁存器 74LS373（带缓冲的锁存器）单路基本组成：D触发器DQQ C2）两种触发方式：电平触发：一种电

5、平时，Q端跟随D端变化； 另一种电平时，Q端锁存D端状态。边沿触发：有效沿时，Q端立即跟随并锁存D端状态； 其他时间，Q端与D端状态无关。1）D触发器作用： 当C端满足一定条件时，D端状态（0或1）锁存至Q端DQQ G3）逻辑符号边沿触发：电平触发：DQQCKDQQ GDQQCK跟随跟随锁存锁存跟随并锁存跟随并锁存74LS37374LS374双列式封装连接图74LS373 内部结构和真值表锁存器作用实例 CPUD0电路1电路2 CPUD0比较：电路1中LED瞬间即灭；电路2中CPU数据由锁存器暂存，LED会一直亮，直到CPU送下个数据+5VG+5V锁存器假设从D0送出一低电平，即“0”1、I/

6、O端口CPU与外设传送信息的种类（以打印机为例） (1)数据信息（如：要打印的内容，CPU送至外设）(2)状态信息（如：打印机是否空闲，外设送至CPU）(3)控制信息（如：设置打印方式、开始打印等，CPU送至外设）6.1.3 I/O端口及其寻址方式I/O端口的概念 数据信息、状态信息和控制信息均存放在寄存器中，这些用来存储信息的寄存器以及它们的控制逻辑称为I/O端口。I/O端口的种类数据端口状态端口控制端口（命令端口）接口与端口的区别 若干个端口加上相应的控制电路构成接口。CPU外设数据端口状态端口控制端口CBABDB状态信息控制信息I/O接口数据信息端口与接口图示端口地址 不同外设具有的端口

7、数各不相同，计算机中为每个端口都赋予一个惟一编号，也称为端口号。端口的两种编址方式(1)存储器映像寻址（也称：统一编址）(2)I/O单独编址方式（也称：独立编址）2、I/O端口的编址方式 (1)存储器映像寻址 把外设端口与内存统一进行编址，每个端口看成一个内存单元，占用一个地址，访问外设端口可以看成访问存储单元。 优点：指令统一，灵活，任何访问存储器的指令都可访问I/O MOV AL，PORT ;输入 MOV PORT，AL ;输出内存和外设地址分布统一，便于管理 缺点：外设占用存储器空间地址，内存可用地址空间减小。无法区分当前访问的是存储器还是I/O端口。00000地址空间(共1MB)内存地

8、址(960KB)I/O地址(64KB)FFFFFHEFFFFHF0000H(2)I/O单独编址方式 系统单独对I/O空间进行编址，不占用存储器的空间。用专门的IN和OUT指令来访问这种端口。内存单元00000HFFFFFH端口0000HFFFFH内存地址(1MB)A0 A19端口地址(64kB)A0 A15 优点：指令区分，使程序清晰，可读性好；而且I/O指令长度短，执行的速度快；I/O地址译码电路较简单。 缺点：CPU指令系统中必须专设IN和OUT指令；IN和OUT指令功能较弱；CPU要能提供区分存储器读/写和I/O读/写的控制信号，例如：8086的M/IO#和8088的IO/M#信号。 I

9、/O单独编址(3)8086CPU的I/O编址方式采用I/O独立编址方式(但地址线与存储器共用)地址线上的地址信号用M/IO#来区分：M/IO# =0 时选中I/O端口,M/IO# =1 时选中存储单元I/O操作只使用20根地址线中的16根：A15A0，可寻址的I/O端口数为64K(65536)个，地址范围为0000HFFFFH读写过程OUT指令使数据线、相应的地址线及M/IO#和WR#有效。IN指令使数据线、相应的地址线及M/IO# 和RD#有效。参加译码的信号 M/IO#、RD#、WR#、A15A06.1.4 I/O端口地址译码以8086CPU为例 1、译码的一般原则当接口只有一个端口时，1

10、6位地址线一般应全部参与译码，译码输出直接选择该端口；当接口具有多个端口时，则16位地址线的高位参与译码（决定接口的基地址），而低位则用于确定要访问哪一个端口。例：某外设接口有4个端口，地址为2F0H2F3H，则其基地址为2F0H，由A15A2译码得到，而A1、A0用来确定4个端口中的某一个。2、译码的常用方法线选法 利用一根地址线，产生指定的端口地址的选择信号。当A7=1,选中PORT1，地址可为80H当A6=1,选中PORT2，地址可为40H当A5=1,选中PORT3，地址可为20H对于PORT1，地址为81H，82H，83H等仍可选中。 这种译码方式地址有重叠。PORT1A7PORT2A

11、6PORT3A5采用门电路进行地址译码 利用基本逻辑门电路，产生端口地址选择信号。例：如果设计一个I/O端口，该端口地址为3E7H，要求低电平有效。 如果采用门电路完成译码，地址分配如下： A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1A0 0 0 0 0 0 0 1 1 1 1 1 0 0 1 1 11&A15A14A13A12A11A10A4A3A9A8A7A6A5A2A1A0CS注意：本地址的形成方法不是唯一的，可用不同的门电路组合而成，但地址输出片选信号的结果是唯一的。译码电路图采用译码器与门电路组合例：译码电路如下：1&A13A12A7A6A15A14A5A4A3M/IO#G2A#G2B#G1CBAY0#Y1#Y2#Y3#Y4#Y5#Y6#Y7#续：这种译码电路可用Y0#Y7#作为某个接口电路的基地址，再用A2A1A0选中接口中某个端口，这种译