数电第四章课件

1、第4章 组合逻辑电路4.1概述在数字系统中，根据输出信号对输入信号响应的不同及逻辑功能的不同，将数字逻辑电路分成两大类，（1）组合逻辑电路（2）时序逻辑电路1组合逻辑电路时序逻辑电路数字电路（i=0、2、m-1） 电路结构特点：（1）输出与电路过去的状态无关。 （2）电路中不含记忆功能器件。组合逻辑电路I0I1In-1Y0Y1Ym-124.2 组合逻辑电路的分析和设计方法组合逻辑电路的分析:根据给定的数字逻辑硬件电路找出输出信号与输入信号之间的逻辑关系(如真值表、逻辑表达式)确定电路的逻辑功能。 4.2.1 组合逻辑电路的分析3分析方法：一般步骤：(1) 根据给定的逻辑电路图，确定电路的输入变

2、量和输出变量（可设一定的中间变量）。(2) 从输入端开始，根据逻辑门的基本功能，逐级推导出各输出端的逻辑函数表达式。(3) 将输出函数表达式进行化简或变换，列出它的真值表。(4) 由输出函数表达式和真值表，概括出给定组合逻辑电路的逻辑功能。通常采用代数法4给定组合逻辑电路写输出逻辑函数表达式化简分析其功能列真值表分析其功能5逻辑图逻辑表达式 1 1 最简逻辑表达式化简 2 2 从输入到输出逐级写出例4-1 分析图4-2所示的逻辑电路，并指出该电路设计是否合理。 6最简逻辑表达式 3 真值表 3 4 电路的逻辑功能Y和A，B的逻辑关系为与非 4 逻辑电路设计合理吗？不合理！74.2.2 组合逻辑

3、电路的设计组合电路的设计：根据给定的逻辑功能要求，找出实现这一逻辑功能的最佳逻辑电路。器件数最少器件种类最少器件连线最少10本章主要讨论如何用SSI和MSI来实现给定的逻辑问题小规模集成电路(SSI：Small Scale Integration，包含10个以内的门) 中规模集成电路(MSI：Medium Scale Integration，包含10100个门) 组合逻辑电路的设计步骤：逻辑问题真值表逻辑表达式化简与变换函数变换SSI逻辑图MSI逻辑图11以采用小规模集成器件设计为例加以说明： (1) 根据给定的逻辑问题，分析设计要求，列出真值表。(2) 由真值表写出逻辑函数表达式。(3) 对

4、逻辑函数进行化简，再按器件要求进行表达式的变换。(4) 根据化简与变换后的最佳输出逻辑函数表达式，画出逻辑电路图。12总结：题目要求：用与非门电路实现逻辑功能，则先用卡诺图对1进行化简获得最简与或表达式，然后对最简与或表达式两次取反。16用或非器件实现同样的逻辑功能17总结：题目要求：用或非门电路实现逻辑功能，则先用卡诺图对0进行化简获得最简或与表达式，然后对最简或与表达式两次取反。18例4-6 用与非门实现下列多输出函数（，）（，）（，）（，）解：分别填F1和F2的卡诺图简化，得19组合逻辑电路的设计步骤一般只在使用小规模集成器件时使用。中、大规模集成电路出现以后，逻辑电路的设计方法出现了重

5、大变化。用中规模集成器件设计的电路具有连线简单、方便快捷、成本低的特点。234.3 常用中规模组合模块的功能与应用加法器编码器译码器数据选择器数值比较器244.3.1 加法器1. 1位加法器1) 半加器如果不考虑有来自低位的进位，将两个1位二进制数相加称为半加。实现半加运算的逻辑电路叫做半加器。 25真值表加数本位之和向高位的进位逻辑图逻辑符号逻辑表达式262）全加器能对两个1位二进制数进行相加并考虑低位来的进位，相当于3个1位二进制数相加，求得和及进位的逻辑电路称为：全加器27真值表加数低位来的进位本位和向高位的进位28逻辑表达式292多位加法器1）串行进位加法器将N位全加器串联起来，低位全

6、加器的进位输出连接到相邻的高位全加器的进位输入，这种进位方式称为：串行进位304位串行进位加法器电路31全加器的逻辑表达式进位生成项进位传递条件进位表达式和表达式344位二进制超前进位加法器和数输出S1S4以及各位进位信号的逻辑表达式:35逻辑符号363加法器的应用凡涉及数字增减的逻辑问题，都可以用加法器来实现。加法器的主要应用有以下三个方面：（1）用作加法和减法运算器减法运算时？将减数变为：补码37（2）用作代码转换器对于常用的8421 BCD码、2421 BCD码和余3 BCD码两组代码之间的差值是一个确定的数。加减这个确定的数值，即可实现代码的转换。38（3）用作二十进制码加法器两个4位

7、二进制数相加是逢十六进一，两个1位二十进制代码相加则是逢十进一。用二进制加法器实现二十进制代码的加法运算时，增加的修正电路39例4-7试用超前进位加法器设计一个代码转换电路，将余码转换为码。回忆：原码和补码的概念？40例4-8 用4位二进制加法器构成1位8421BCD码十进制加法器。举例分析:十进制数的加法和4位二进制码加法的差异 十进制数逢十进一4位二进制数逢十六进一41两种情况下结果需修正（1）结果在10-15之间时 按4位二进制码相加不应进位,BCD码应有进位，差6（0110）（2）按4位二进制码相加有进位信号CO产生时本位结果比BCD码数差6（0110）42电路应由三个部分组成： （1

8、）进行加数和被加数相加；（2）判别是否加以修正，即产生修正控制信号；（3）完成加6修正。第一部分和第三部分均由4位二进制码加法器实现。第二部分判别信号的产生，应在4位二进制码相加有进位信号CO产生时，或者：和数在1015的情况下产生修正控制信号F43修正控制信号151413121110F3 F2F1 F000 01 11 100001111011111144454.3.2 编码器编码：将具有特定意义的信息编程相应二进制代码的过程。例如：用二进制数码表示十进制数，叫二-十进制编码。编码器：完成编码功能的电路称为编码器。普通编码器优先编码器461. 普通编码器1）二进制编码器输入：有M个信号，表示

9、数字、字符等的信息；用高、低电平表征这些信息的有无；输出：是N位与输入有一一对应关系的二进制代码。M与N之间满足编码要求M=2N。在任一时刻只有一个输入信号有效，有效信号为1，称输入高有效；有效信号为0，称输入低有效。47二进制编码器有:3位二进制编码器又称:8线-3线编码器4位二进制编码器又称:16线-4线编码器。 483位二进制编码器的的工作原理 将8个输入信号I0-I7，编成对应的3位二进制代码输出Y2YlY0。逻辑框图 49设输入信号高电平有效。将8个输入信号与相对应的3位二进制代码填入表格，即得编码器的真值表。50由真值表写出逻辑表达式 逻辑电路 512. 优先编码器允许同时输入两个

10、以上的编码信号，电路只对其中优先级别最高的信号进行编码，不会对级别低的信号编码。能根据请求信号的优先级别进行编码的逻辑电路就称为优先编码器。 52在设计优先编码器时，应将所有的输入信号按优先级别顺序排队。优先权的顺序由设计者根据实际的轻重缓急情况来确定的。5354优先级最高使能输入端使能输 出端扩展输 出端55利用 和 信号实现电路功能扩展的方法564.3.3 译码器译码:编码的逆过程根据输入的编码来确定对应的输出信号。译码器:将输入的二进制代码翻译成相应输出信号电平的电路。译码器的种类(根据所完成的逻辑功能)可分为:变量译码器、码制译码器和显示译码器3种。571. 变量译码器变量译码器:二进

11、制译码器/完全译码器输入：一组二进制代码，输出：与输入相对应的高、低电平信号。58N位二进制代码输入的变量译码器，则有：2N个输出端，且对应于输入代码的每一种状态，2N个输出中只有一个为0（或为1），其余全为1（或为0）。592位的二进制代码输入则有：4条输出线，称为2线4线译码器；3位的二进制代码输入则有：8条输出线，称为3线8线译码器；N位的二进制代码输入则有：2N条输出线，称为N线2N线译码器。601 ) 2线4线译码器常用2线4线译码器（74LS139）的逻辑电路各输出端的逻辑函数表达式612线4线译码器的真值表逻辑符号 62合理地应用选通端，可以扩大译码器的逻辑功能。 可以作为选通信

12、号,为0时片I选通，为1时片II选通。63变量译码器还可以作为数据分配器使用 642 ) 3线8线译码器典型3线8线译码器（74LS138）的真值表选通端65各输出端的函数式 逻辑符号 663 ) 利用变量译码器实现组合逻辑函数一个N变量的完全译码器（即变量译码器）的输出，包含了：N变量的所有最小项。例如：3线-8线译码器8个输出，包含了：3个变量的所有最小项。用N变量译码器加上输出门，就能获得任何形式的输入变量不大于N的组合逻辑函数。67解：当使能端为有效电平时，3线-8线译码器各输出端的函数式为：例4-9 试利用3线-8线译码器74LS138设计一个多输出的组合逻辑电路。输出的逻辑函数式为

13、68令函数的输入变量ABC=A2A1A0将F1、F2、F3变换为最小项之和的形式，并进行变换得到：69逻辑电路 702. 码制译码器最常用的码制译码器：8421 BCD码译码器，又称二-十进制译码器。输入：十进制数的4位二进制编码（8421 BCD码），分别用A3、A2、A1、A0表示；输出：与10个十进制数字相对应的10个低有效（或高有效）信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。 71典型4线10线译码器（74LS42）的真值表逻辑符号 724线-10线译码器可作为3线-8线译码器使用只要使A3=0， - 译出的就是A2-A0的二进制码73利用1片2线-4线译码器和4片4线-10线译码器组成5线-32线译码器的逻辑电路 743 显示译码器 二-十进制编码显示译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。显示器件：常用的是七段显示器