计算机组成原理2013-第三讲

1、计算机组成原理 舒燕君 计算机科学与技术学院第三讲12356798以存数指令为例41.2(4)主机完成一条指令的过程CU控制单元主存储器MDRMAR存储体CPUPC控制器IR运算器MQACCALUXI/O设备(5) ax2 + bx + c 程序的运行过程 将程序通过输入设备送至计算机 程序首地址 打印结果 分析指令 取指令 停机 启动程序运行,(PC )+ 1 PC 执行指令 1.2MARMMDRIRPCCUOP(IR)Ad(IR)MARMMDRACCPC1.3 计算机硬件的主要技术指标1.机器字长2.运算速度CPU 一次能处理数据的位数与 CPU 中的 寄存器位数 有关=ni =1fi t

2、iTM吉普森法主频每秒执行百万条指令MIPS执行一条指令所需时钟周期数CPI每秒浮点运算次数FLOPS221 = 256 KB213 = 1 KB如3.存储容量主存容量辅存容量存储单元个数 存储字长字节数字节数 80 GB存放二进制信息的总位数1.31K = 210 1B = 23b1GB = 230B如 MAR MDR 容量 10 8 16 321 K 8位64 K 32位1.4 本书结构 CPU内部互连ALUCU寄存器中央处理器寄存器和解码器控制单元排队逻辑控制存储器第篇 CU计算机I/O系统总线存储器CPU第章 计算机系统概论第章 系统总线第章 存储器第章 输入输出系统第章 计算机的运算

3、方法第章 指令系统第章 CPU 的结构和功能第章 控制单元的功能第10章 控制单元的设计第章 计算机的发展及应用第章 计算机的发展及应用2.3 计算机的展望2.2 计算机的应用2.1 计算机的发展史硬件技术对计算机更新换代的影响 100 000 000 超大规模 集成电路 1978现在五 10 000 000 大规模 集成电路 19721977 1 000 000 中小规模 集成电路 19651971 200 000 晶体管 19581964 40 000 电子管 19461957 速度 /（次/秒） 硬件技术 时间 代三四二一2.1二、微型计算机的出现和发展微处理器芯片存储器芯片1971年

4、8位16位32位64位4位（4004）1970年256位 1K位16K位64K位256K位1M位16M位64M位4K位4M位2.1Moore 定律Intel 公司的缔造者之一 Gordon Moore 提出微芯片上集成的 晶体管数目每三年翻两番2.1第章 计算机系统概论第章 系统总线第章 存储器第章 输入输出系统第章 计算机的运算方法第章 指令系统第章 CPU 的结构和功能第章 控制单元的功能第10章 控制单元的设计第章 计算机的发展及应用第章 系统总线3.1 总线的基本概念3.2 总线的分类3.3 总线特性及性能指标3.4 总线结构3.5 总线控制3.1 总线的基本概念一、为什么要用总线二、

5、什么是总线三、总线上信息的传送总线是连接各个部件的信息传输线，是 各个部件共享的传输介质串行并行四、总线结构的计算机举例1. 面向 CPU 的双总线结构框图 中央处理器 CPUI/O总线M总线3.1主存 I/O接口 I/O 设备1 I/O 设备2I/O接口I/O接口 I/O 设备n单总线（系统总线）2. 单总线结构框图 CPU 主存 I/O接口 I/O 设备1 I/O 设备2 I/O接口 I/O 设备n I/O接口3.13. 以存储器为中心的双总线结构框图系统总线 主存 CPU I/O接口 I/O 设备1 I/O 设备n I/O接口存储总线3.13.2 总线的分类1.片内总线2.系统总线芯片内

6、部 的总线数据总线地址总线控制总线双向 与机器字长、存储字长有关单向 与存储地址、 I/O地址有关有出 有入计算机各部件之间 的信息传输线存储器读、存储器写总线允许、中断确认中断请求、总线请求3.通信总线串行通信总线并行通信总线传输方式3.2 用于 计算机系统之间 或 计算机系统与其他系统（如控制仪表、移动通信等）之间的通信3.3 总线特性及性能指标CPU 插板主存 插板I/O 插板一、总线物理实现BUS主板1. 机械特性2. 电气特性3. 功能特性4. 时间特性二、总线特性尺寸、形状、管脚数及排列顺序传输方向 和有效的 电平 范围每根传输线的 功能信号的 时序 关系3.3地址数据控制三、总线

7、的性能指标1. 总线宽度2. 总线带宽3. 时钟同步/异步4. 总线复用5. 信号线数6. 总线控制方式7. 其他指标数据线 的根数每秒传输的最大字节数（MBps）同步、不同步地址线 与 数据线 复用地址线、数据线和控制线的 总和负载能力并发、自动、仲裁、逻辑、计数3.3ISAEISAVESA(LV-BUS)PCIAGPRS-232USB模块系统总线标准 四、总线标准系统模块3.3标 准 界 面总线标准数据线总线时钟带宽ISA168 MHz（独立）16 MBpsEISA328 MHz（独立）33 MBpsVESA(VL-BUS)3233 MHz（CPU）133 MBpsPCI326433 MH

8、z（独立）66 MHz（独立）132 MBps528 MBpsAGP3266.7 MHz（独立）133 MHz（独立）266 MBps533 MBpsRS-232串行通信总线标准数据终端设备（计算机）和数据通信设备（调制解调器）之间的标准接口USB串行接口总线标准普通无屏蔽双绞线带屏蔽双绞线最高1.5 Mbps (USB1.0)12 Mbps (USB1.0)480 Mbps (USB2.0)3.3 四、总线标准3.4 总线结构一、单总线结构单总线（系统总线） CPU 主存 I/O接口 I/O 设备1 I/O 设备2 I/O接口 I/O 设备n I/O接口1. 双总线结构具有特殊功能的处理器，

9、由通道对I/O统一管理通道 I/O接口 设备n I/O接口 设备0 CPU主存主存总线I/O总线二、多总线结构3.42. 三总线结构主存总线DMA总线I/O总线 CPU 主存设备1设备n高速外设I/O接口I/O接口I/O接口3.43. 三总线结构的又一形式3.4局域网系统总线CPUCache局部总线扩展总线接口扩展总线Modem串行接口SCSI局部I/O控制器主存4. 四总线结构多媒体 Modem主存扩展总线接口局域网SCSICPU串行接口FAX系统总线局部总线高速总线扩展总线图形Cache/桥3.41. 传统微型机总线结构三、总线结构举例3.4存储器SCSI 控制器主存控制器ISA、EISA

10、 8 MHz的16位数据通路标准总线控制器33 MHz的32位数据通路系统总线多媒体高速局域网高性能图形 CPU Modem2. VL-BUS局部总线结构3.433 MHz的32位数据通路系统总线ISA、EISA多媒体高速局域网高性能图形图文传真8 MHz的16位数据通路标准总线 控制器CPU主存控制器存储器局部总线 控制器 SCSI控制器VL BUS Modem3. PCI 总线结构3.4CPU多媒体PCI 桥高速局域网高性能图形图文传真PCI 总线系统总线33 MHz的32位数据通路8 MHz的16位数据通路ISA、EISA标准总线 控制器 SCSI 控制器存储器 Modem4. 多层 PCI 总线结构PCI总线2存储器桥0桥4 PCI设备桥5总线桥桥3桥1设备桥2第一级桥第二级桥第三级桥PCI总线4PCI总线5PCI总线3PCI总线1PCI总线0存储器总线 标准总线CPU3.43.5 总线控制一、总线判优控制 总线判优控制分布式集中式 主设备(模块)对总线有 控制权 从设备(模块)响应 从主设备发来的总线命令1. 基本概念链式查询计数器定时查询独立请求方式2. 链式查询方式总线控制部件I/O接口0BSBRI/O接口1I/O接口nBG数据线地址线BS 总线忙BR总线请求BG总线同意