武汉大学计算机学院20172018学年第二学期2015级《数字逻辑》期未考试试卷(闭卷考试)

武汉大学计算机学院2017~2018学年第二学期2017级《数字逻辑》期未考试一试卷（闭卷考试）A卷班级学号姓名成绩注：所有答案均要求写在答题纸上，写在试卷上无效一、填空（每空1分，共18分）1、（41.5）=（）=（）161022反=（1.0111）补2、（-0.1001）=（1.0110）3、逻辑代数只有（）3种基本运算，数字电路只有（）3种基本电路4、钟控触发器的逻辑符号中，若CP端带有小圈，则说明触发器状态的变化只好发生在CP脉冲的（）沿5、逻辑函数F(A,B,C)ABBC的反函数是（），对偶函数是（）6、数字集成电路依据设计方法和功能定义可分为（非用户定制电路）、（半用户定制电路）、（全用户定制电路）3类7、优先编码器的多个输入端（）同时输入有效信号8、由8级触发器构成的二进制计数器模值是（256）、十进制计数器模值是（100）9、PLD的基本构造与或阵列中，一般在线段交叉处加（）表示固定连结，加（）表示可编程连结10、能实现“线与”的逻辑门是（）二、单项选择题（每空2分，共16分）1、半导体中有两种载流子，它们是（）A．电子和空穴B．电子和质子C．原子和中子D．电子和离子2、10011010是十进制数67的（）码A．8421BCD码B．余3码C．2421码D．Gray码3、在组合逻辑电路设计中，常用（）来表示逻辑问题抽象的结果A．状态图B．状态表C．真值表D．特点方程4、电平异步时序逻辑电路不同样意两个或两个以上输入信号同时（C）A．为0B．为1C．变化D．以上都不对5、回差电压是（D）电路的主要特点参数A.多谐振荡器B.单稳触发器C.时序电路D.施密特触发器16、半导体七段数码管的每个显示线段都是由（）构成的A.钨丝B.发光二极管C.发光三极管D.熔丝7、能从多个输入中选出一路作为输出的电路称为（）A．多路选择器B．计数器C．译码器D．存放器8、在组合逻辑电路中，若输入信号变化前输出为0，输入信号变化后输出为1，而在输入信号变化时产生了错误的输出，这一险象称为（D）A.静态1型险象B.静态0型险象C.动向1型险象D.动向0型险象三、化简题（10分）把F(A,B,C,D)ABCm(2,3,6,13)d(4,7,12)化成最简“与—或”式和最简或与式。四、分析题（12分）分析以以下图组合逻辑电路（每问4分）①写出输出函数表达式i②列出真值表③说明电路功能实现全减器功能。为被减数，B为减数，CI为低位借位。Z1为差，Z2为本位向高位借位。五、设计题（每题12分，共24分）1、形成脉冲异步时序逻辑电路序列检测器x1-x2-x2的Moore型原始状态图和状态表，当检测到序列时，输出z为1，不然为0。（状态图6分，状态表6分）2、用D触发器和适合的逻辑门设计能实现以下最简二进制状态表功能的同步时序逻辑电路。（过程及表达式6分，绘图3分，讨论3分）2现态y2n1y1n1/zQ→Qn+1Dy2y1X=0X=10000000/001/00110100/011/010011110dd/ddd/d1100/011/1D触发器激励表六、综合应用题（每题20分）用5G555准时器、74LS193计数器、七段显示译码/驱动器74LS48、数码管和适合的逻辑门及电阻电容元件设计一个00～59秒的秒计时器。要求写清楚设计思路，画出逻辑图。各集成电路芯片的逻辑符号以下。（设计过程及设计思路10分，绘图10分）（提示：用5G555和相应的阻容元件产生秒脉冲作为计数脉冲，不要求精确；用2片74LS193构成00～59秒的六十进制计数器，计数器的输出经过七段显示译码/驱动器74LS48送数码管显示。）3武汉大学计算机学院2017~2018学年第二学期2017级《数字逻辑》期未考试一试卷（闭卷考试）A卷参照答案一、填空（每空1分，共18分）1、（101001.1）2=（29.8）162、（1.0110）反，（1.0111）补3、与、或、非，与门、或门、非门4、降落沿（后沿、负边缘）5、F(AB)(BC)，F’(AB)(BC)6、非用户定制电路、半用户定制电路、全用户定制电路7、赞成（能够）8、256、1009、“·”，“×”10、OC门（集电极开路门）二、选择题（每空2分，共16分）1、A2、B3、C4、C5、D6、B7、A8、D三、化简题（10分）把F(A,B,C,D)ABCm(2,3,6,13)d(4,7,12)化成最简“与—或”式和最简或与式最简与－或表达式：最简与－或表达式：FACACF(AC)(AC)4四、分析题（12分，每问4分）五、设计题（每题12分，共24分）5六综合应用题（20分）答：1、设计思路及设计过程（10分）⑴第一用5G555加阻容元件构成多谐振荡器，使输出方波频次大概为1hz，即周期为1s。依据震动频次TW12采纳适合的电阻电容值（比方1，2=25K，=0.7(R+2R)R=15KRC=22uf）。（局部图略）⑵把秒计数器的个位74LS193设计成10进制计数器，把十位和个位两片设计成60进制计数器，充分利用CLR清零的功能。10进制计数器的CLR=QD个QB个作用于个位，60进制计数器的CLR=QC十QB十共同作用于十位个位。5G555的