数字逻辑指导书讲义资料

数字逻辑电子技术实验指导与设计PAGEPAGE282数字电路实验基本知识一、数字集成电路封装中、小规模数字IC中最常用的是TTL电路和CMOS电路。TTL器件型号以74（或54）作前缀，称为74/54系列，如74LS10、74F181、54S86等。中、小规模CMOS数字集成电路主要是4XXX/45XX（X代表0—9的数字）系列，高速CMOS电路HC（74HC系列），与TTL兼容的高速CMOS电路HCT（74HCT系列）。TTL电路与CMOS电路各有优缺点，TTL速度高，CMOS电路功耗小、电源范围大、抗扰能力强。由于TTL电路在世界范围内应用极广，在数字电路教学实验中，我们主要使用TTL74系列电路作为实验用器件，采用单一+5V作为供电电源。数字IC器件有多种封装形式。为了教学实验方便，实验中所用的74系列器件封装选用双列直插式。图1是双列直插封装的正面示意图。双列直插封装有以下特点：图1双列直插式封装图图2PLCC封装图1.从正面（上面）看，器件一端有一个半圆的缺口，这是正方向的标志。缺口左边的引脚为1，引脚号按逆时针方向增加。图1中的数字表示引脚号。双列直插封装IC引脚数有14、16、20、24、28等若干种。2.双列直插器件有两列引脚。引脚之间的间距是2.54毫米。两列引脚之间的距离有宽（15.24毫米）、窄（7.62毫米）两种。两列引脚之间的距离能够少做改变，引脚间距不能改变。将器件插入实验台上的插座中去或者从插座中拔出时要小心，不要将器件引脚搞弯或折断。3.74系列器件一般左下角的最后一个引脚是GND，右上角的引脚是VCC。例如，14引脚器件引脚7是GND，引脚14是VCC；20引脚器件引脚10是GND，引脚20是VCC。但也有一些例外，例如16引脚的双JK触发器74LS76，引脚13（不是引脚8）是GND，引脚5（不是引脚16）是VCC。所以使用集成电路器件时要看清它的引脚图，找对电源和地，避免因接线错误造成器件损坏。数字电路综合实验中，使用的复杂可编程逻辑器件MACH4—64/32（或者ISP1016）是44引脚的PLCC（PlasticLeadedChipCarrier）封装，图2是封装正面图。器件上的小圆圈指示引脚1，引脚号按逆时针方向增加，引脚2在引脚1的左边，引脚44在引脚1的右边。MACH—64/32电源引脚号、地引脚号与ISP1016不同，千万不要插错PLCC插座。插PLCC器件时，器件的左上角（缺角）要对准插座的左上角。拔PLCC器件应使用专门的起拔器。XK实验台上的接线采用自锁紧插头、插孔（插座）。使用自锁紧插头、插孔接线时，首先把插头插进插孔中，然后将插头按顺时针方向轻轻一拧则锁紧。拔出插头时，首先按逆时针方向轻轻拧一下插头，使插头和插孔之间松开，然后将插头从插孔中拔出。不要使劲拔插头，以免损坏插头和连线。必须注意，不能带电插、拔器件。插、拔器件只能在关断+5V电源的情况下进行。二、数字电路测试及故障查找、排除设计好一个数字电路后，要对其进行测试，以验证设计是否正确。测试过程中，发现问题要分析原因，找出故障所在，并解决它。数字电路实验也遵循这些原则。1.数字电路测试数字电路测试大体上分为静态测试和动态测试两部分。静态测试指的是，给定数字电路若干组静态输入值，测试数字电路的输出值是否正确。数字电路设计好后，在实验台上连接成一个完整的线路。把线路的输入接电平开关输出端，线路的输出接电平指示灯，按功能表或状态表的要求，改变输入状态，观察输入和输出之间的关系是否符合设计要求。静态测试是检查设计是否正确，接线是否无误的重要一步。在静态测试基础上，按设计要求在输入端加脉冲信号，观察输出端波形是否符合设计要求，这是动态测试。有些数字电路只需进行静态测试即可，有些数字电路则必须进行动态测试。一般地说，时序电路应进行动态测试。2.数字电路的故障查找和排除在数字电路实验中，出现问题是难免的。重要的是分析问题，找出出现问题的原因，从而解决它。一般地说，有四个方面的原因产生问题（故障）：器件故障、接线错误、设计错误和测试方法不正确。在查找故障过程中，首先要熟悉经常发生的典型故障。（1）器件故障器件故障是器件失效或器件接插问题引起的故障，表现为器件工作不正常。不言而喻，器件失效肯定会引起工作不正常，这需要更换一个好器件。器件接插问题，如管脚折断或者器件的某个（或某些）引脚没插到插座中等，也会使器件工作不正常。对于器件接插错误有时不易发现，需仔细检查。判断器件失效的方法是用集成电路测试仪测试器件。需要指出的是，一般的集成电路测试仪只能检测器件的某些静态特性。对负载能力等静态特性和上升沿、下降沿、延迟时间等动态特性，一般的集成电路测试仪不能测试。测试器件的这些参数，须使用专门的集成电路测试仪。（2）接线错误接线错误是最常见的错误。据有人统计，在教学实验中，大约百分之七十以上的故障是由接线错误引起的。常见的接线错误包括忘记接器件的电源和地；连线与插孔接触不良；连线经多次使用后，有可能外面塑料包皮完好，但内部线断；连线多接、漏接、错接；连线过长、过乱造成干扰。接线错误造成的现象多种多样，例如器件的某个功能块不工作或工作不正常，器件不工作或发热，电路中一部分工作状态不稳定等。解决方法大致包括：熟悉所用器件的功能及其引脚号，知道器件每个引脚的功能；器件的电源和地一定要接对、接好；检查连线和插孔接触是否良好；检查连线有无错接、多接、漏接；检查连线中有无断线。最重要的是接线前要画出接线图，按图接线，不要凭记忆随想随接；接线要规范、整齐，尽量走直线、短线，以免引起干扰。（3）设计错误设计错误自然会造成与预想的结果不一致。原因是对实验要求没有吃透，或者是对所用器件的原理没有掌握。因此实验前一定要理解实验要求，掌握实验线路原理，精心设计。初始设计完成后一般应对设计进行优化。最后画好逻辑图及接线图。（4）测试方法不正确如果不发生前面所述三种错误，实验一般会成功。但有时测试方法不正确也会引起观测错误。例如，一个稳定的波形，如果用示波器观测，而示波器没有同步，则造成波形不稳的假象。因此要学会正确使用所用仪器、仪表。在数字电路中，尤其要学会正确使用示波器。在对数字电路测试过程中，由于测试仪器、仪表加到被测电路上后，对被测电路相当与一个负载，因此测试过程中也有可能引起电路本身工作状态的改变，这点应引起注意。不过，在数字电路实验中，这种现象很少发生。当实验中发现结果与预期不一致时，千万不要慌乱。应仔细观测现象，冷静思考问题所在。首先检查仪器、仪表的使用是否正确。在正确使用仪器、仪表的前提下，按逻辑图和接线图逐级查找问题出现在何处。通常从发现问题的地方，一级一级向前测试，直到找出故障的初始发生位置。在故障的初始位置处，首先检查连线是否正确。前面已说过，实验故障绝大部分是由接线错误引起的，因此检查一定要认真、仔细。确认接线无误后，检查器件引脚是否全部正确插进插座中，有无引脚折断、弯曲、错插问题。确认无上述问题后，取下器件测试，以检查器件好坏、或者直接换一个好器件。如果器件和接线都正确，则需考虑设计问题。XK-D2H+主要特点D2H+可编程数字逻辑实验仪根据国家教育大纲的要求，同时集众多实验仪的优点而最新设计的。特别是在扩展区选用了万能锁紧式插座，可直接插入电阻、电容及8-40芯片集成电路等器件，扩展口采用了镀金自锁大孔。真正具备了功能全、可靠性好、连接方便、测试精确等优点。它既能够使用中小规模器件做简单数字电路实验，又可以用PLD、CPLD及ISPLD等器件做较为复杂的数字电路系统实验，为培养学生打好数字电路的基础创造了良好实验环境。XK-D2H+实验仪主要技术性能（一）电源电压：输入AC：220V输出DC：+5V，1A（带保护）±12V，0.5A（带保护）（二）信号源：函数信号发生器输出波形：方波、三角波、正弦波幅值：正弦波：0～14V（14V为峰-峰值，且正负对称）三角波：0～24V（24V为峰-峰值，且正负对称）方波：0～24V（24V为峰-峰值，且正负对称）频率范围：分四档，10Hz～100Hz，100Hz～1KHz，1KHz～10KHz，10KHz～100KHz（三）时钟源频率：1Hz、10Hz、100Hz、1KHz、10KHz、100KHz、1MHz、2MHz、4MHz（四）单脉冲及相位滞后脉冲实验台上安排了四个单脉冲按钮AK1、AK2、AK3、AK4，产生4路单脉冲。每个按键的上方有两个对应的插孔，形成两排插孔。下排的插孔输出宽脉冲，上排的插孔输出窄脉冲。每按一次按钮，在下排与此按钮对应的插孔产生一个与按下时间相等的单脉冲，称之为宽脉冲。单脉冲产生器采用RS触发器构成的消除抖动电路。如果把一个时钟源接到“时钟入”插孔，按一次按钮，除在下排的对应插孔产生一个宽单脉冲外，同时还会在上排的4个插孔产生1到4个窄脉冲，脉冲的宽度与输入时钟周期相同，各窄脉冲相位差一个输入时钟周期。输出脉冲的个数取决于按钮位置，按钮AK1产生4个窄脉冲，按钮AK2产生3个窄脉冲，按钮AK3产生2个窄脉冲，按钮AK4产生1个窄脉冲。按钮AK1产生的1个宽脉冲和4个窄脉冲如图所示：图4宽脉冲和四个窄脉冲（五）逻辑测试笔可测：脉冲、高、低等信号。（六）数字频率计测试频率范围：0～300KHz（七）逻辑电平开关及LED逻辑电平指示1.12位逻辑电平开关，开关向上拨输出为高电平，向下拨输出为低电平。2.12位LED逻辑指示，高电位灯为亮，低电位灯为灭。（八）数码管显示6位BCD码数码管显示。图5单脉冲及相位滞后脉冲电路（九）BCD码数字拨码开关4位BCD码数字拨码开关。（十）扩展区1.40芯万能锁紧插座4个。2.28芯万能锁紧插座2个。3.44芯ISP编程插座1个。4.电位器组、4.7K1个、10K1个、100K1个。5.电阻、电容、二级管、三极管元件40多个。Synario软件的安装和ISP器件下载Synario软件的安装和IPS器件下载方法一：1.Synario软件的安装Synario是由DATAI/O公司开发的一个通用电子设计软件，在WINDOWS平台运行。它支持ABEL-HDL语言、VHDL语言、原理图三种电子设计方式，以及这些设计方式的混合使用，是可编程器件设计的优秀工具之一。通过与器件公司合作，研制适配软件（接口软件），Synario支持许多公司（如Altera、AMD、Lattice、Philips、Xilinx等）的可编程器件。器件公司发行支持该公司器件设计的Synario版本。Synario软件装在一张光盘上，启动光盘上的CDSETUP程序（或类似程序），在该程序的安装指导下，可一步步将Synario正确安装。2.ISP器件下载ISP是在系统可编程（InSystemProgram）的缩写。ISP器件的出现实现了先安装器件在电路板上，然后对其编程的愿望。这样在不更改系统硬件的条件下，能够对系统进行修改、升级。ISP器件在系统编程（下载）是通过JTAG接口实现的。JTAG是JointTestActionGroup的简称。JTAG接口标准原是为采用边界扫描法测试芯片和电路板制定的标准。IPS主要是使用JTAG接口中的TDI（TestDataInput）、TDO（TestDataOutput）、TMS（TestModeSelect）、TCK（TestClock）信号，采用了与JTAG类似的方法。对ISP器件来说，TDI、TCK、TMS是输入信号，TDO是输出信号。由于在一块系统板上可能有多个ISP器件，为了使用一个下载插座对它们编程，同在JTAG接口中一样，这些ISP器件在系统板上也连接成“链”的形成，见下图图ISP器件下载链为了对ISP器件下载，在PC机上运行的下载程序借用PC机的打印机并行端口。PC机的打印机端口与一条下载电缆连接，下载电缆的另一端接下载插座，ISP器件通过TDI、TDO、TMS、TCK等信号与下载插座相连。下载程序通过打印机数据端口向下载插座发送数据，通过打印机状态端口从下载插座接收数据。这样，在PC机上运行的下载程序就能将标准JEDEC文件的数据下载到ISP器件中，从而实现对ISP器件的在系统编程。D2H+实验台采用两套下载系统，一套用于Vantice公司的ISP（MACH）器件，一套用于Lattice公司的ISP器件。采用两套系统，主要是防止干扰。每套下载系统有一条下载电缆，一个下载插座，一个44脚PLCC插座，连接时要正确连接，注意不要接错。MACH下载插座的信号如下：引脚1—TCK引脚2—NC引脚3—TMS引脚4—GND引脚5—TDI引脚6—Vcc或NC引脚7—TDO引脚8—GND引脚9—NC引脚10—NCLattice下载插座的信号如下：引脚1—SCLK引脚2—GND引脚3—MODE引脚4—NC引脚5—isoEN引脚6—SDI引脚7—SDO引脚8—Vcc下载前，首先用下载电缆将PC机的打印机端口和实验台上的下载插座接好，将ISP器件插入相应44脚PLCC插座，打开实验台电源。Lattice公司ISP器件的下载程序集成在ISPSynario中。Vantice公司的器件下载软件是一个单独的软件，名为machpro。使用machpro下载前，首先应将光盘上machpro子目录下的所有文件拷贝到硬盘上一个独立的子目录中。D2H+数字电路实验系统目前支持Lattice公司和Vantice（AMD）公司的PLCC封装的44引脚ISP器件下载。下面简要说明下载软件的是使用。一、VanticeISP器件下载在windows环境下，单击machpro图标启动下载程序，进入下载程序界面。这是一个标准WINDOWS界面，熟悉WINDOWS使用方法的用户很容易掌握。这里介绍ISP器件下载主要步骤。1.选择File菜单中的New子菜单条目，打开一个新的下载器件链窗口，生成一个新ISP下载器材链。2.在链文件窗口下，选择Edit菜单中的子菜单条目AddDevice，向下载器件链（此时为空链）中加一个新ISP器件。3.屏幕上出现JTAGPartProperties对话框，用于定义新ISP器件下载过程中有关的特性。（1）在Part（器件型号）对话框中选择新器件的型号，如M4-64/3244PINPLCC。（2）在JTAGOperation对话框中选择所需的操作。进行下载操作时，选择P=Erase，Program&VerifyDevicew/JEDECFile，即进行擦除、编程、编程后与JEDEC文件校验。（3）单击GetFile，选择欲下载的文件。文件名出现在JEDECFilefor对话框中。或者直接在JEDECFilefor对话框内键入所需的JEDEC文件名。（4）单击GetFile，选择输出结果的文件名。文件名出现在OutputResult对话框中。或者直接在OutputResult对话框键入所需的JEDEC文件名。此文件用于记录下载过程的现象。如果不进行这一步，结果记录在logfile.out文件中。（5）在StateofIOpinswhile对话框中选择Z=Tri-state。这是下载时最常见的IO引脚状态选择，它指出下载时IO引脚处于三态（高阻）状态。（6）最后单击OK，结束新ISP下载器件特性的定义，回到MACHPRO主屏幕。5.这时可以看到，一个新的ISP器件加到了下载链中。单击GO按钮，则对链中的所有ISP器件（这里只有一个）开始编程，即对它们下载。二、LatticeSynario器件下载1.在ISPSynario主屏幕上，双击ISPDownLoadSystem，调用ISPChainDownioad软件。进入ISPChainDownioad界面。2.单击Configuration子菜单中的PortAssignment条目，选择下载电缆所在的并行口地址。3.单击Configuration子菜单下的ScanBoard条目，下载软件对下载链中的器件自动扫描，确定下载链中有多少器件，每个器件是何种型号。若连接无误，将会弹出目标器件列表。4.在器件列表中的File栏内，选择下载到各器件中的相应JEDEC文件。5.在Option栏内选择Program&Verify，即编程和校验操作。6.单击Command子菜单中的RunOperation条目，即启动下载操作。Synario软件的安装和ISP器件下载方法二：第一步：首先打开alu.syn项目文件，单击选择窗口左侧列表框的“ALUI（alul.abl）”项，再双击窗口右侧列表框的“ComileLogic”。如果程序无语法错误，则编译完毕。第二步：单击选择窗口左侧列表框的器件名“ispLSI1016E-80LJ44”，再双击窗口右侧列表框的“CompileDesign”第三步：单击菜单栏“Tools/CompileDesignEnvironment”命令进入编译设计环境，单击菜单栏“Assign/PinLocaiions”命令打开引脚预定窗口，锁定引脚的方法是单击选定“Unassigned”列表框中的引脚名使其高亮显示，再双击窗口右侧引脚图中预定义的引脚即可完成引脚定义，可在“AssignPins”列表框中查看已定义的引脚。引脚锁定后再选择菜单栏“Tools/Compile”进行编译，生成aiu.jed文件。第四步：单击菜单栏“Tools/ispDCD”命令打开窗口，在下载窗口的菜单栏选择“Command/TurboDownload/RunTurboDownload”命令将生成的JEDEC文件下载至ispLI1016E芯片中。如果该菜单命令项呈屏蔽状态，说明下载电缆没有被检测到，请检查后再试。数字电子技术基本实验实验一数制及半导体器件的基本知识一、实验目的1.熟悉二进制、十进制、十六进制的表示方法。2.掌握二极管、三极管的开关特性。3.学会分立元件门电路逻辑功能的测试方法。二、实验原理和电路1.数制十进制是人们在日常生活及生产中最熟悉、应用最广泛的计数方法。它由0、1、2、3、4、5、6、7、8、9十个不同的数字符号组成，是以10为基数的计数体制。二进制是数字电路和计算机中采用的一种数制，它由0、1两个符号组成，是以2为基数的计数体制。二进制由于只有两个数字符号0和1，因此很容易用电路元件的状态来表示。例如，三极管的截止和饱和，继电器的接通和断开，灯泡的亮和灭，电平的高和低等，都可以将其中一个状态定为0，另一个状态定为1。此外，二进制数字运算比较简单，存贮和传送也十分可靠。同样表示一个数，二进制数所表示的数与十进制表示的数位数不一样。例如十进制数25表示为二进制数为11001，需5位。在计算机中进行的各种操作，通常先进行“十翻二”运算，待结果出来后，再进行“二翻十”操作。由于二进制数比十进制位数多，不便于书写和记忆，因此在计算机应用中，经常用十六进制数来表示。十六进制是以16为基数的计数体制，共有0、1、2、3、4、5、6、7、8、9、A（10）、B（11）、C（12）、D（13）、C（14）、E（15）、F（16）个数字符号。十进制、二进制、十六进制数制对照表如表1.1。1所示。表1.1、1数制对照表对照内容十进制二进制十六进制数字符号0、1进位规律逢十进一（借一当十）逢二进一（借一当二）逢十六进一（借一当十六）基数R10216权10i2i16i任意整数、小数表达式数制之间是可以互相转换的，具体方法参考有关教材。这里我们列出16以内应熟记的二进制、十进制、十六进制数制的表示，如表1.1.2所示。表1.1.20～15数制对照表二进制十进制十六进制000000010010001101000101011001111000100110101011110011011110111101234567891011121314150123456789ABCDEF2.二极管的开关特性二极管的主要特点是单向导电性。图1.1.1是我们在数字电路中常用的硅二极管伏安特性曲线。由图可见，当加在二极管上的正向电压VD大于死区电压Vo时，管子开始导通，此后电流ID随着VD的增加而急剧增加。当VD小于Vo时，ID已经很小，而且基本不变。因此，我们常在实际应用时，把二极管当作一个理想的开关元件，即VD≥0.7V时，二极管导通；VD﹤0.7V时，二极管截止。3.三极管的开关特性三极管是数字电路中最基本的开关元件，多数工作在饱和导通或截止这种工作状态下，并在这两种工作状态之间快速转换。在图1.1.2所示电路中，当输入端加电压VI=0V时，三极管截止；当V1变化到+3V时，三极管饱和导通。通常我们把三极管的基极电流IB大于临界饱和时的数值IBS称为饱和导通条件。而把基极电压VBE小于0.5V作为三极管截止的条件。（a）电压、电流方向（b）伏安特性曲线图1.1.1二极管特性图1.1.2三极管工作状态的转化4.MOS场效应管的开关特性MOS场效应管也是一种具有PN结的半导体器件，它是利用电场的效应来控制电流的，是属于电压控制类型的器件。它有N型和P型两种导电沟道，并且还有结型和绝缘栅型两种结构。由N、P沟道增强型MOS管构成的简单电路如图1.1.3所示。对于N沟道增强型MOS管来说，其开启电压VT典型值为4V左右。当VGS﹥VT时，MOS管导通；VGS﹤VT时，MOS管截止。对P沟道增强型MOS管来说，VT典型值为-4V左右。VGS﹥VT时，MOS管截止；VGS﹤VT时，MOS管导通。（a）N沟道增强型（b）P沟道增强型图1.1.3MOS管构成的简单电路5.分立元件门电路在数字电路中，门电路大多数是集成的，只有少量的（或大功率电路中）用到分立元件门电路。这些分立元件电路就是由二极管、三极管及电阻等组成的。有关门电路见下节有关实验电路。三、实验内容和步骤1.二进制的认识实验将XK系列数字电子技术实验系统上的四只逻辑开关分别接四只发光二极管，如图1.1.4所示。分别拨动逻辑开关K1、K2、K3、K4为表1.1.2十六种二进制状态，通过LED显示，熟记它所对应的十进制、十六进制所表示的数。2.二极管开关特性测试（1）按图1.1.5（a）接线，输入V1接逻辑开关K，输出Vo接LED发光二极管，电阻一端接二极管D的负极，一端接实验系统地。（2）接通实验系统电源（5V），拨动逻辑开关，使之输入逻辑1（＞3V）或逻辑0（OV）电平，用万用表测量电压VD和Vo，并分别将结果填入表1.1.3中。表1.1.3二极管特性记录表D的状态V1（V）VD（V）Vo（V）正偏逻辑1逻辑0反偏逻辑1逻辑0图1.1.4二进制数实验接线图（3）改变D的方向，按图1.1.5（b）接线，重复第（2）步。（a）D正偏（b）D反偏图1.1.5二极管开关特性测试电路3.三极管开关特性测试（1）按图1.1.6所示在实验系统上接好线，其中Rc=3KΩ，Rb=2KΩ，Vcc=5V，T为3DG6（或9011），输入端V1接逻辑开关，（若自选参数，则要求输入分别为高、低电平时，T分别能可靠地饱和、截止）。（2）接通实验系统电源，拨动逻辑开关，在输入端分别加入高（逻辑1）或低（逻辑0）电平时，按表1.1.4要求测量和记录有关电压，电流值。测量电流时，断开电路，将万用表串入电路中。（3）将Vo接实验箱上LED发光二极管，拨动逻辑开关，观察输入与输出的逻辑关系。表1.1.4三极管开关特性记录表V1（V）IB（mA）Ic（mA）VBVoT的状态（4）用双踪示波器观察输入、输出信号的相位关系。按图1.1.6，把输入端V1改接到实验系统连续脉冲输出端（频率调至1KHz左右），同时接双踪示波器YA；电路输出端Vo接示波器YB输入，示波器显示方式置交替，适当调节“电平”和“扫描速度”旋钮，观察输入、输出信号的相位关系。4.MOS管的开关特性测试（1）按图1.1.3（a）接线，其中RD=100KΩ，VDD=10V，MOS管为3DG6。（2）接通电源。VGS加VDD=10V，用表测量VDS、ID的值并记录。VGS为0V，用表测量VDS，ID的值，并图1.1.6三极管开关特性测试实验电路记录，填入表1.1.5中。表1.1.5MOS管开关特性记录表V1（V）ID（mA）VDS（V）T的状态5.分立元件电路逻辑功能测试（1）与门逻辑功能测试a.在实验系统上，按图1.1.7所示电路连线。b.输入端A、B接逻辑开关，输出接发光二极管和万用表，按表1.1.6要求测试并记录输出端逻辑状态，写出Y逻辑表达式。（2）或门逻辑功能测试按图1.1.8在实验系统上接线。其余测试方法同上，结果填入表1.1.7中。图1.1.7二极管“与”逻辑电路图1.1.8二极管“或”逻辑功能表1.1.6“与”逻辑功能状态表表1.1.7“或”逻辑功能状态表ABVo（V）Y状态00110101ABVo（V）Y状态00110101四、实验器材1.XK系列数字电子技术实验系统1台2.直流稳压电源1台3.双踪示波器1台4.万用表2只5.元器件：3DG6（9011）、3DO6各1只1N40012只2KΩ、3KΩ、10KΩ、20KΩ、100KΩ电阻各1只五、预习要求1.复习数制的基本概念。2.复习二极管、三极管、MOS管的开关特性。3.复习“与”、“或”、“非”等逻辑功能的意义。4.阅读XK系列数字电子技术实验系统结构和使用说明（见附录一）。5.了解双踪示波器面板各旋钮的作用和使用方法（见各校所用示波器说明书）。六、实验报告要求1.按要求填写各实验表格。2.说明半导体二极管导通和截止，三极管、MOS管导通、饱和与截止的各自条件与特点。3.在分立元件与、或门中，若输入有一个分别接高或地，对输出有何影响？实验二门电路一、实验目的1.验证常用TTL、CMOS集成门电路逻辑功能。2.掌握各种门电路的逻辑符号。3.了解集成电路的外引线排列及其使用方法。二、实验原理和电路集成逻辑门电路是最简单、最基本的数字集成元件。任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。目前已有门类齐全的集成门电路，例如“与门”、“或门”、“非门”、“与非门”等。虽然，中、大规模集成电路相继问世，但组成某一系统时，仍少不了各种门电路。因此，掌握逻辑门的工作原理，熟练、灵活地使用逻辑门是数字技术工作者所必备的基本功之一。1.TTL门电路TTL集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对学生进行实验论证，选用TTL电路比较合适。因此，本书大多采用74LS（或74）系列TTL集成电路。它的工作电源电压为5V±0.5V，逻辑高电平1时≥2.4V，低电平0时≤0.4V。图1.2.1为2输入“与门”，2输入“或门”，2输入4输入“与非门”和反相器的逻辑符号图。它们的型号分别是74LS082输入端四“与门”。74LS322输入端四“或门”，74LS002输入端四“与非门”，74LS204输入端二“与非门”和74LS04六反相器（“反相器”即“非门”）。各自的逻辑表达式分别为：与门Q=A·B，或门Q=A+B，与非门Q=A·B,Q=A·B·C·D,反相器Q=A。（a）与门（b）或门（c）与非门（d）反相器图1.2.1TTL基本逻辑门电路TTL集成门电路外引脚分别对应逻辑符号图中的输入、输出端。电源和地一般为集成块的两端，如14脚集成电路，则7脚为电源地（GND），14脚为电源正（Vcc），其余引脚为输入和输出，如图1.2.2所示。外引脚的识别方法是：将集成块正面对准使用者，以凹口左边或小标点“·”为起始脚1，逆时针方向向前数1，2，3,……………n脚。使用时，查找IC手册即可知各管脚功能。（a）（b）图1.2.2集成电路管脚排列图1.2.3TTL门电路实验接线图2.CMOS门电路CMOS集成电路功耗极低，输出幅度大，噪声容限大，扇出能力强，电源范围较宽，应用很广。但CMOS电路应用时，必须注意以下几个方面：（1）不用的输入端不能悬空。（2）电源电压使用正确，不得接反。（3）焊接或测量仪器必须可靠接地。（4）不得在通电情况下，随意拔插输入接线。（5）输入信号电平应在CMOS标准逻辑电平之内。CMOS集成门电路逻辑符号、逻辑关系及外引脚排列方法均同TTL，所不同的是型号和电源电压范围。选用CC4000（CD4000）系列的CMOS集成电路，电源电压范围为+3V～+18V。而选用C000系列的CMOS集成电路，电源电压范围为+7V～15V。因此，设计COMS电路时应注意对电源电压的选择。，三、实验内容和步骤1.TTL门电路逻辑功能验证（1）按图1.2.1在实验系统（箱）上找到相应的门电路。并把输入端接实验箱的逻辑开关，输出端接发光二极管，如图1.2.3（a）所示TTL与门电路逻辑功能验证接线图。若实验系统上无门电路集成元件，可把相应型号的集成电路插入实验箱集成块空插座上，再接上电源正、负极，输入端接逻辑开关，输出端接LED发光二极管，即可进行验证实验，如图1.2.3(b)所示。（2）按状态表1.2.1中“与门”一栏输入A、B（0,1）信号，观察输出结果（看LED备用发光二极管、如灯亮为1，灯灭为0）填入表1.2.1中，并用万用表测量0、1电平值。表1.2.1门电路逻辑功能表输入输出与门或门与非门反相器D（K4）C（K3）B（K2）A（K1）Q=ABQ=A+B0011010100110101（3）按同样方法，验证“或门”74LS32，“与非门”74LS00、74LS20，“反相器”74LS04的逻辑功能，并把结果填入表1.2.1中。要注意：TTL门电路的输入端若不接信号，则视为1电平。在拔插集成块时，必须切断电源。2.CMOS门电路逻辑功能验证CMOS门电路的逻辑功能验证方法同TTL门电路。为简单起见，这里仅以CMOS“或非门”逻辑功能验证为例，选用CD40024输入端二或非门集成块进行验证。（1）实验验证线路图见图1.2.4所示。图1.2.4（a）为或非门逻辑符号，图1.2.4（b）为接线图。不用的多余输入端应可靠接地。（2）按图1.2.4（b）接线，输入端接K1～K3逻辑开关，输出端接LED发光二极管。电源电压选用5V，14脚接+5V，7脚接地。（3）接通电源，拨动逻辑开关，输入相应的信号，验证其功能是否满足“或非门”逻辑表达式Q=A+B+C（表格自拟）（a）逻辑图（b）接线图图1.2.4CMOS或非门逻辑功能验证接线图（4）CMOS集成电路与TTL集成电路不同，多余不用的门电路或触发器等，其输入端都必须进行处理,在工程技术中也如此。此外，在实验时,当输入端需改接连线时,不得在通电情况下进行操作；均需先切断电源，改接连线完成后，再通电进行实验。输出一般不需要保护处理。（5）用万用表测量CMOS电路0和1电平数值。四、实验器材1.XK系列数字电子技术实验系统1台2.直流稳压电源1台3.集成电路：74LS08，74LS32，74LS20，74LS00，74LS04，CD4002各1片4.万用表1个五、预习要求1.复习门电路的逻辑功能及各逻辑函数表达式。2.查找集成电路手册，画好进行实验用各芯片管脚图、实验接线图。3.预习CMOS电路使用注意事项。4.画好实验用表格。5.用门电路完成下列逻辑变换，并画出逻辑线路图：（1）Q=AB+CD（2）Q=AB+AB（3）Q=（AB+CD）·EF六、实验报告要求1.画出实验用门电路的逻辑符号，并写出其逻辑表达式。2.整理实验表格。3.TTL、CMOS集成电路的高电平（1）、低电平（0）电平值分别是多少？4.画出门电路逻辑变换的线路图。实验三TTL/CMOS门电路参数测试一、实验目的1.掌握TTL“与非门”电路参数的意义及其测试方法。2.掌握CMOS“或非门”电路参数的意义及其测试方法。二、实验原理和电路在系统电路设计时，往往要用到一些门电路，而门电路的一些特性参数的好坏，在很大程度上影响整机工作的可靠性。本实验中我们仅选用TTL74LS002输入端四与非门和CD40012输入端四或非门进行参数的实验测试，以帮助我们掌握门电路的主要参数的意义和测试方法。74LS00和CD4001集成电路外引脚排列图如图1.3.1所示。（a）74LS00（b）CD4001图1.3.174LS00和CD4001集成电路外引脚排列图通常参数按时间特性分二种：静态参数和动态参数。静态参数指电路处于稳定的逻辑状态下测得的参数；而动态参数则指逻辑状态转换过程中与时间有关的参数。TTL“与非”门的主要参数有：1.扇入系数Ni和扇出系数No，能使电路正常工作的输入端数目称为扇入系数Ni。电路正常工作时，能带动的同型号门的数目称为扇出系数No。2.输出高电平VOH；一般VOH≥2.4V。3.输出低电平VOL：一般VOL≤0.4V。4.电压传输特性曲线、开门电平Von和关门电平Voff：图1.3.2所示Vi-Vo关系曲线称为电压传输特性曲线。使输出电压Vo刚刚达到低电平VOL时的最低输入电压称为开门电平Von。使输出电压Vo刚刚达到高电平VOH时的最高输入电压Vi称为关门电平Voff。5.输入短路电流IIS：一个输入端接地，其它输入端悬空时，流过该接地输入端的电流为输入短路电流IIS。6.空载导通功耗Pon：指输入全部为高电平、输出为低电平且不带负载时的功率损耗。7.空载截止功耗Pon：指输入有低电平、输出为高电平且不带负载时的功率损耗。8.抗干扰噪声容限：电路能够保持正确的逻辑关系所允许的最大干扰电压值，称为噪声电压容限。其中输入低电平时的噪声容限为△0=Voff-VIL（VIL就是前级的VOL），而输入高电平时的噪声容限为△1=VIH-Von（VIH就是前级的VOH）。9.平均传输延迟时间tpd如图1.3.3所示tpd=（tpdI+tpdh）/2，它是衡量开关电路速度的重要指标。一般情况下，低速组件tpd约40～160ns，中速组件tpd约15～40ns，高速组件约8～15ns，超高速组件tpd小于8ns。Tpd的近似计算方法：tpd=T/6，T为用三个门电路组成振荡器的周期。10.输入漏电流Iro：指一个输入端接高电平，另一输入端接地时，流过高电平输入端的电流。图1.3.2电压传输特性曲线图1.3.3平均传输延迟时间tpdCMOS电路的参数是对它本身特性的一种定量描述。这些参数应包括逻辑功能的正确与否，性能优劣及可靠性水平等。各参数的意义和测试方法大体与TTL差不多，详细请参阅CMOS集成电路手册。三、实验内容及步骤TTL选用74LS00集成门电路。首先验证其逻辑功能（验证方法参考实验二），正确后，再进行下面参数测试：1.TTL与非门参数测试（1）空载导通功耗Pon空载导通功耗Pon是指输入全为高电平、输出为低电平且不接负载时的功率损耗。Pon=Vcc·Iccl式中：Vcc——电源电压；IccL——导通电源电流。测试电路见图1.3.4（a）；电流表、电压表用万用表即可。按图1.3.4（a）接线，合上K1和K2，再合上电源开关，读出电流值IccL和电压值Vcc。（2）空载截止功耗Poff空载截止功耗Poff是指输入端至少有一个为低电平、输出为高电平且不接负载时的功率损耗。Poff=Vcc·IccH式中：IccH—载止电源电流，Vcc—电源电压。测试电路见图1.3.4（a）。按图1.3.4（a）接线，接上万用表，K1或K2断开，合上电源开关，读出电流值ICCH和电压值Vcc。（3）低电平输入电流IIL（IIS）低电平输入电流IIL又称输入短路电流IIS，是指有一个输入端接地，其余端开路，输出空载时，接地输入端流出的电流。测试电路见图1.3.4（b）。按图1.3.4（b）接线，读出电流即可。（4）高电平输入电流IIH（Ila）高电平输入电流IIH又称输入漏电流Ila、输入反向电流；它是指输入端一端接高电平、其余输入端接地时流过那个接高电平输入端的电流。测试电路见图1.3.4（c）。读出电流值即可。（5）输出高电平VOH输出高电平VOH是指输出不接负载、当有一输入端为低电平时的电路输出电压值。测试电路见图1.3.4（d）。K1合上，K2断开，接通电源，读出电压值。（6）输出低电平VOL输出低电平VOL是指所有输入端均接高电平时的输出电压值。测试电路同图1.3.4（d）K1、K2均合上，接通电源，读出电压值。（7）电压传输特性是反映输出电压υ0与输入电压υi之间关系的特性曲线。测试电路见图1.3.4（e）。电阻R插入实验箱电阻插孔中，K2合上为1，旋转电位器Rw，使V1逐渐增大，同时读出V1和V2值，其中V1值代表输入电压υi，V2值代表输出电压υa值。画出υ0与υi的关系曲线，即电压传输特性。（8）扇出系数No扇出系数No是指能正常驱动同型号与非门的最多个数。测试电路见图1.3.4（f）。（a）（b）（c）（e）（f）（g）图1.3.4TTL与非门参数测试图（a）空载导通功耗Pon，空载截止功耗Poff测试电路：（b）低电平输入电流IIL；（c）高电平输入电流IIH测试电路；（d）输出高电平VOH，输出低电平VOL测试电路；（e）电压传输特性测试电路；（f）扇出系数No测试电路；（g）平均传输延迟时间tpd测试电路。1号脚、2号脚均悬空，接通电源，调节电位器Rw，使电压表的值为VOL=0.4V，读出此时的电流值IOL。扇出系数No=IOL/IIL。（9）平均传输延迟时间tpdTTL与非门动态参数主要是指传输延迟时间，即输入波形边沿的0.5Vm点至输出波形对应边沿的0.5Vm点的时间间隔，一般用平均传输延迟时间tpd表示。其中Vm表示输入以及输出电压的最大值。测试电路见图1.3.4（g）。按图接线，3个与非门组成环形振荡器，从示波器中读出振荡周期T。平均传输延迟时间tpd=T/6。2.CMOS或非门参数测试CMOS器件的特性参数也有静态和动态参数之分。测试CMOS器件静态参数时的电路与测试TTL器件静态参数的电路大体相同，不过要注意CMOS器件和TTL器件的使用规则各不相同，对各个端脚的处理要注意符合逻辑关系。另外，CMOS器件的ICCL、ICCH值极小，仅几毫安。为了保证输出开路的条件，其输出端所使用的电压表内阻要足够大，最好用直流数字电压表。在此我们仅介绍其传输特性的测量和延迟时间的测量电路。选用CD40012输入端四或非门一块，并验证其逻辑功能正确后，进行如下实验测试：（1）电压传输特性a.测试电路如图1.3.5所示。图1.3.5电压传输特性测试电路图1.3.6平均传输延迟时间tpdb.合上电源开关，调节电位器Rw，选择若干个输入电压值V1，测量相应的输出电压值V2，然后由测量所得的数据，作（绘）出CMOS或非门的电压传输特性。c.断开电源开关，将2号脚不与7号脚相连，而与1号脚相连。合上电源开关，重复上述调节电位器Rw的步骤，比较两种情况下电压传输特性的差异。（2）平均传输延迟时间tpda.测试电路如图1.3.6所示b.按图1.3.6接线，从示波器中读出振荡周期T。c.平均传输延迟时间tpd=T/6。四、实验器材1.XK系列数字电子技术实验系统1台2.直流稳压电源1台3.示波器1台4.万用表、数字万用表各1只5.集成电路：74LS00、CD4001各1只6.元器件：电阻200Ω，1KΩ各1只电位起器1KΩ，10KΩ各1只五、预习要求1.复习TTL与非门个参数的意义及测试方法。2.了解CMOS或非门个参数的意义及数值。3.熟记TTL与非门、CMOS或非门的外形结构。六、实验报告要求1.记录实验测得的门电路参数值，并与器件规范值比较。2.用方格纸画出电压传输特性曲线。3.计算门电路的平均传输延迟时间tpd。实验四OC门和三态门的应用一、实验目的1.熟悉OC门和三态门的逻辑功能。2.掌握OC门的典型应用，了解RL对OC电路的影响。3.掌握TTL与CMOS电路的接口转换的影响。4.掌握三态门的典型应用。二、实验原理和电路OC门即集电极开路门。三态门即除正常的高电平1和低电平0两种状态外，还有第三种状态输出—高阻态。OC门和三态门均是两种特殊的TTL电路，若干个OC门的输出可以并接在一起，三态门亦然。而一般普通的TTL门电路，由于它的输出电阻太低，所以，它们的输出不可以并联接在一起，构成“线与”。1.集电极开路门（OC门）集电极开路“与非”门的逻辑符号如图1.4.1所示，由于输出端内部电路——输出管的集电极是开路的，所以，工作时需外接负载电阻RL。两个“与非”门（OC）输出端相连时，其输出为Q=AB+CD。即把两个OC“与非”门的输出相与（称“线与”），完成“与或非”的逻辑功能，如图1.4.2所示。图1.4.1OC与非门逻辑符号图1.4.2OC与非门“线与”应用RL的计算方法通过图1.4.3来说明。如果n个OC门“线与”驱动N个TTL“与非”门，则负载电阻RL可以根据“线与”的“与非”门（OC）数目n和负载门的数目N来进行选择。为保证输出电平符合逻辑关系，RL的数值范围为：RLmax=（Ec-VOH）/（nIOH+mIIH）Rlmin=（Ec-VOL）/（ILM-NIIL）式中：IOH—OC门输出管的截止漏电流。ILM—OC门输出管允许的最大负载电流。IIL—负载门的低电平输入电流。Ec—负载电阻RL所接的外接电源电压。IIH—负载门的高电平输入电流。n—“线与”输出的OC门的个数。N—负载门的个数。m—接入电路的负载门输入端个数。RL值的大小会影响输出波形的边沿时间，在工作速度较高时，RL的值应尽量小，接近Rlmin。图1.4.3OC门RL值的确定OC门的应用主要有三个：（1）组成“线与”电路，完成某些特定的逻辑功能。（2）组成信息通道（总线），实现多路信息采集。（3）实现逻辑电平的转换，以驱动MOS器件、继电器、三极管等电路。TTL电路中，除集电极开路“与非”门外，还有集电极开路“或”门，“或非”门等其它各种门，在此不一一叙述。实验电路中选用74LS01集电极开路输出的2输入端口与非门。（a）逻辑符号（b）应用举例图1.4.4三态门2.三态门三态门有三种状态0、1、高阻态。处于高阻态时，电路与负载之间相当于开路。图1.4.4（a）是三态门的逻辑符号，它有一个控制端（又称禁止端或使能端）EN，EN=1为禁止工作状态，Q呈高阻状态；EN=0为正常工作状态，Q=A。三态电路最重要的用途是实现多路信息的采集，即用一个传输通道（或称总线）以选通的方式传送多路信号，如图1.4.4（b）所示。本实验选用74LS125三态门电路进行实验论证。三、实验内容及步骤1.集电极开路（OC）门实验选用74LS01与非门（OC门）。其外引线排列如图1.4.5所示。（1）负载电阻RL的确定将74LS01插入实验箱的IC插座中。按图1.4.6接线，反相器用实验板上原有的电路，也可自行插入反相器集成电路。负载电阻RL用一只200Ω电阻和100KΩ电位器串联代替，用实验方法确定Rlmax和Rlmin并和理论计算相比较，填入表1.4.1中。图1.4.574LS01外引线排列图图1.4.6OC门“线与”实验电路取VOH=2.8V、VOL=0.35V、n=4、m=4、Ec=5V、IOH=0.05mA，ILM=20mA、IIL=1.6mA，IIH=0.05mA。表1.4.1负载电阻RL的测定理论值实测值RLRLmaxRLmin将“线与”Q端接实验板发光二极管，拨动逻辑开关K1～K8，观察输出端Q，其结果是否符合“线与”的逻辑关系，即Q=A1B1+A2B2+A3B3+A4B4与或非逻辑功能。（2）OC门实现电平转换按图1.4.7接线，实现TTL电路驱动CMOS电路的电平转换。图1.4.7TTL电路驱动CMOS接口电路表1.4.2电平实测数据表输入C（V）D（V）E（V）AB1110图1.4.8CD4069引脚排列图图中TTL门电路用实验板上的74LS00“与非”门，OC门为74LS01，CMOS电路为CD4069反相器，CD4069其引脚排列如图1.4.8所示。注意，CMOS电路在接入电源后，CMOS剩余的输入需加保护，在此只需将不用的3、5、9、11、13引脚连在一起，再接到地上，或接实验板上的开关电平上。电路接线完后，检查无误，接通电源，在输入端A、B输入全1，用万用表测量C、D、E的电压，再将B输入置0，用万用表测量C、D、E的电压。两次测得的结果填入表1.4.2中。（3）三态门实验三态门选用74LS125，其实验接线图见图1.4.9所示。当EN=0时，其逻辑关系为Q=A；EN=1时，为高阻态。图1.4.974LS125三态门外引脚排列图1.4.10三态门实验电路按图1.4.10接线。其中三态门三个输入分别接地、1电平和脉冲源，输出连在一起接LED。三个使能端分别接实验箱逻辑开关K1、K2、K3并全置1。在三个使能端均为1时，用万用表测量Q输出。分别使K1、K2、K3为0，观察LED输出Q端情况。K1、K2、K3不能有一个以上同时为0，否则造成与门输出相连，这是绝对不允许的。记录、分析这些结果。四、实验器材1.XK系列数字电子技术实验系统1台2.直流稳压电源1台3.示波器1台4.万用表1只5.集成电路：74LS01、74LS00、CD4069、74LS125各1片6.元器件：电阻200Ω、2KΩ、电位器10KΩ各1只五、预习要求1.复习集电极开路门（OC门）、三态门的工作原理和方法。2.了解实验中所用组件的外引脚排列及其使用方法。3.计算实验中的理论值RLmax和RLmin。六、实验报告要求1.画出实验电路，并注明有关元件型号。2.整理、分析实验数据和结果。实验五译码器和编码器一实验目的1.掌握译码器、编码器的工作原理和特点。2.熟悉常用译码器、编码器的逻辑功能和它们的典型应用。二、实验原理和电路按照逻辑功能的不同特点，常把数字电路分两大类：一类叫做组合逻辑电路，另一类称为时序逻辑电路。组合逻辑电路在任何时刻其输出的稳态值，仅决定于该时刻各个输入信号取值组合的电路。在这种电路中，输入信号作用以前电路所处的状态对输出信号无影响。通常，组合逻辑电路由门电路组成。组合逻辑电路的分析方法：根据逻辑图进行二步工作：a.根据逻辑图，逐级写出函数表达式。b.进行化简：用公式法、图形法或真值表进行化简、归纳。组合逻辑电路的设计方法：就是从给定逻辑要求出发，求出逻辑图。一般分四步进行。a.分析要求；将问题分析清楚，理清哪些是输入变量，哪些是输出函数。b.列真值表。c.进行化简：变量比较少时，用图形法。变量多时，可用公式化简。d.画逻辑图：按函数要求画逻辑图。进行前四步工作，设计已基本完成，但还需选择元件——集成电路，进行实验论证。值得注意的是，这些步骤并不是固定不变的程序，实际设计时，应根据具体情况和问题难易程度进行取舍。1.译码器译码器是组合电路的一部分，所谓译码，就是把代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。译码器分成三类：a.二进制译码器：如中规模2—4线译码器74LS139。，3—8线译码器74LS138等。b.二—十进制译码器：实现各种代码之间的转换，如BCD码—十进制译码器74LS145等。c.显示译码器：用来驱动各种数字显示器，如共阴数码管译码驱动74LS48，（74LS248），共阳数码管译码驱动74LS47（74LS247）等。2.编码器编码器也是组合电路的一部分。编码器就是实现编码操作的电路，编码实际上是译码相反的过程。按照被编码信号的不同特点和要求，编码器也分成三类：a.二进制编码器：如用门电路构成的4—2线，8—3线编码器等。b.二—十进制编码器：将十进制的0～9编成BCD码，如：10线十进制—4线BCD码编码器74LS147等。c.优先编码器：如8—3线优先编码器74LS148等。三、实验内容及步骤1.译码器实验（1）将二进制2-4线译码器74LS139，及74LS138二进制3-8译码器分别插入实验系统IC空插座中。按图1.5.1接线，输入G、A、B信号，观察LED输出Yo、Y1、Y2、Y3的状态，并将结果填入表1.5.1中。表1.5.174LS1392-4线译码器功能表输入输出GBAYoY1Y2Y310000×0011×01011111图1.5.174LS1392-4线译码器实验线路表1.5.274LS1383-8线译码器功能表输入输出使能选择YOY1Y2Y3Y4Y5Y6Y7G1GCBA×10×1010101010101010××××××0000010100111001011101111111111111111111图1.5.274LS1383-8线译码实验线路按图1.5.2接线，输入G1、G2A、G2B、A、B、C信号，观察LED输出Yo～Y7。使能信号G1，G2A，G2B满足表1.5.2条件时，译码器选通。译码器扩展，用74LS139双2-4线译码器可接成3-8线译码器。用74LS138两片3-8线译码器可组成4-16线译码器，按图1.5.3接线，即可完成2-4线、3-8线译码器的扩展。同样的方法，可完成更多的N→2N译码器的扩展功能。（a）2-4线译码器扩展（b）3-8线译码器扩展图1.5.3译码器扩展电路（2）将BCD码—十进制译码器74LS145插入实验箱中，按图1.5.4接线。其中BCD码是用XK系列实验系统的8421码拨码开关，输出“0～9”与发光二极管LED相连。按动拨码开关，观察输出LED是否和拨码开关所指示的十进制数字一致。（3）将译码驱动器74LS48（或74LS248）和共阴极数码管LC5011-11（547R）插入实验箱空IC插座中，按图1.5.5接线。图1.5.6为共阴极数码管管脚排列图。接通电源后，观察数码管显示结果是否和拨码开关指示数据一致。如实验箱中无8421码拨码开关，可用四位逻辑开关代替。图1.5.4BCD码—十进制译码器实验线路图图1.5.5译码显示实验图图1.5.6共阴极数码管LC5011-11管脚排列图2.编码器（1）将10-4线（十进制-BCD码）编码器74LS147插入实验系统IC空插座中，按照图1.5.7接线，其中输入接9位逻辑0-1开关，输出QD、QC、QB、QA接4个LED发光二极管。接通电源，按表1.5.3输入各逻辑电平，观察输出结果并填入表1.5.3中。（2）将8-3线优先编码器按上述同样方法进行实验论证。其接线图如图1.5.8所示。功能表见表1.5.4。表1.5.3十进制/BCD码编码器功能表输入输出123456789QDQCQBQA111111111××××××××0×××××××01××××××011×××××0111××××01111×××011111××0111111×011111110111111111111图1.5.710-4线编码器实验接线图×：状态随意表1.5.48/3线编码器功能表输入输出E101234567QCQBQAGSEO1000000000××××××××11111111×××××××0××××××01×××××011××××0111×××01111××011111×01111110111111111111图1.5.88-3线编码器实验接线图×：状态随意四、实验器材1.XK系列数字电子技术实验系统1台2.直流稳压电源1台3.集成电路：74LS1382片74LS147、74LS148、74LS248、74LS139、74LS145各1片4.显示器LC5011-111片五、预习要求1.复习译码器、编码器的工作原理和设计方法。2.熟悉实验中所用译码器、编码器集成电路的管脚排列和逻辑功能。3.画好实验用逻辑状态表。六、实验报告要求1.整理实验线路图和实验数据、表格。2.总结用集成电路进行各种扩展电路的方法。3.比较用门电路组成组合电路和应用专门集成电路各有什么优缺点。实验六半加器、全加器及数据选择器、分配器一、实验目的1.掌握半加器、全加器及数据选择器、分配器的工作原理。2.掌握数据选择器、分配器扩展方法。3.熟悉常用全加器、半加器、数据选择器、分配器的管脚排列和逻辑功能。二、实验原理和电路1.半加器和全加器根据组合电路设计方法，首先列出半加器的真值表，见表1.6.1。写出半加器的逻辑表达式S=AB+AB=A⊕B表1.6.1半加器逻辑功能输入和进位ABSC0001101101100001C=AB若用“与非门”来实现，即为半加器的逻辑电路图如图1.6.1所示。用上述两个半加器可组成全加器，原理如图1.6.2所示。在实验过程中，我们可以选异或门74LS86及与门74LS08实现半加器的逻辑功能；也可用全与非门如74LS00反相器74LS04组成半加器。这里全加器不用门电路构成，而选用集成的双全加器74LS183，其管脚排列和逻辑功能表分别见图1.6.3和表1.6.2所示。(a)用异或门组成的半加器（b）用与非门组成的半加器图1.6.1半加器逻辑电路图图1.6.2由二个半加器组成的全加器图1.6.374LS183双全加器外引脚排列图表1.6.2全加器逻辑功能输入输出C1-1BASiCi000001010011100101110111001010111图1.6.4变并行码为串行码2.数据选择器和数据分配器数据选择器又叫多路开关，其基本功能相当于单刀多位开关，其集成电路有“四选一”、“八选一”、“十六选一”等多种类型。这里我们以“八选一”数据选择器74LS151为例进行实验论证。数据选择器的应用很广。它可实现任何形式的逻辑函数，将并行码变成串行码，组成数码比较器等。例如在计算机数字控制装置和数字通信系统中，往往要求将并行形式的数据转换成串行的形式。若用数据选择器就能很容易地完成这种转换。只要将欲变换的并行码送到数据选择器的信号输入端，使组件的控制信号按一定的编码（如二进制码）顺序依次变化，则输出端可获得串行码输出，如图1.6.4所示。数据分配器，实际上其逻辑功能与数据选择器相反。它的功能是使数据由1个输入端向多个输出端中的某个进行传送，它的电路结构类似于译码器。所不同的是多了一个输入端。若选择器输入端恒为1，它就成了上一实验的译码器。实际上，我们可用译码器集成产品充当数据分配器。例如，用2-4线译码器充当四路数据分配器，3-8线译码器充当八路数据分配器。就是将译码器的译码输出充当数据分配器输出，而将译码器的使能输入充当数据分配器的数据输入。数据选择器和分配器组合起来，可实现多路分配，即在一条信号线上传送多路信号，图1.6.5即为传送多路信号的示意图。这种分时地传送多路数字信息的方法在数字技术中经常被采用。三、实验内容及步骤1.半加器和全加器实验系统（箱）上如有异或门及全加器，即可直接按逻辑电路图1.6.1和图1.6.2进行实验论证。如没有，则可分别将2输入四异或门74LS86，2输入四与非门74LS00和与门74LS08，或门74LS32及全加器74LS183插入实验系统IC空插座中。74LS183的外引脚排列见图1.6.3。将A、B、Ci-1分别接实验箱逻辑开关K1、K2、K3，输出Si和Ci接发光二极管LED，如图1.6.6所示。按全加器真值表输入K1、K2、K3，逻辑电平信号，观察输出结果和Si及进位Ci，并记录下来。图1.6.5多路信号的传送图1.6.6全加器实验接线图半加器实验方法同上。74LS86管脚排列如下：1、2脚为输入端，3脚为输出端；4、5脚为输入端，6脚为输出端；9、10脚为输入端，8脚为输出端；13、12脚为输入端，11脚为输出端。14脚为电源+5V，7脚为接地。实验时，输入信号，观察和数与进位数，并记录。2.数据选择器和分配器将实验用74LS151“八选一”数据选择器插入实验箱中，按图1.6.7接线。其中C、B、A为三位地址码，S为低电平选通输入端，D0～D7为数据输入端，输出Y为原码输出端，W为反码输出端。置选通端S为0电平，数据选择器被选中，拨动逻辑开关K3～K1分别为000，001，…111（置数据输入端D0～D7分别为10101010或11110000），观察输出端Y和W输出结果，并记录。实验结果表明，图1.6.7实现了图1.6.4的并行码变串行码的转换。译码器常常可接成数据分配器，在多路分配器中即用3-8线74LS138译码器接成数据分配器形式，从而完成多路信号的传输，具体实验接线见图1.6.8。图1.6.7八选一数据实验接线图图1.6.8多路信号的传输（多路分配器）按图1.6.8接线。D0～D7分别接数据开关或逻辑开关，D0′～D7′接8个发光二极管LED显示，数据选择器和数据分配器的地址码一一对应相连，并接三位逻辑电平开关（也可用8421码拨码开关的4、2、1三位或三位二进制计数器的输出端Qc、QB、QA）。把数据选择器74LS151原码输出端Y与74LS138的G2A和G2B输入端相连，二个芯片的选通分别接规定的电平。这样即完成了多路分配器的功能。置D0～D7为11110000和10101010两种状态，再分别两次置地址码A3～A0为0～7，观察输出发光二极管LED状态，并记录。四、实验器材1.XK系列数字电子技术实验系统1台2.直流稳压电源1台3.集成电路：74LS002片74LS04，74LS86，74LS32，74LS183，74LS138，74LS151各1片五、预习要求1.复习半加器、全加器，数据选择器、数据分配器的工作原理和特点。2.了解本实验中所用集成电路的逻辑功能和使用方法。3.准备好实验记录图表。六、实验报告要求1.整理实验数据和实验线路图。2.试用数据选择器实现全加器及比较器功能，画出具体线路图。实验七触发器一、实验目的1.熟练掌握触发器的两个基本性质——两个稳态和触发翻转。2.掌握触发器的分类——基本触发器和时钟触发器。3.掌握基本触发器的电路组成形式及其功能