计算机组成原理期末复习总

1 1器2 34二维地址结构（二维地址结构（SRAM）：4096*4：4096个字，每个字4WAAAAAWX译码WWDDDDYYYAAAAA5二维地址结构（DRAM）：4096*4：4096个字，每个字4码6 4Kx4SRAM78器(CACHE器(CACHE在与内存之间设置一个高速的容量相对小的 机构，把正在执行的指令或数据附近一部分主存内容取来保存在这个存储机构中。在一段时间内P可以减少 内存的频度，提高运效率。这 机构就是高速缓 器（CACHE）9MainvDatavDatavDatavDataCACHE全相联映射（Associative 主存分为若lock，Cache按同样大小分成若lock，Cache中的直接映像（Direct）J映射到CacheK直接映像（Direct）J映射到CacheKK＝JModMM实际上是将主存按ch的大小分区，一个区内的各块分别与h的对应各块映射。Block0BlocktCacheCacheCacheCacheCacheCache不作特殊申明时，Cache的容量指CacheCache实际总的容量实际上还包含tag和validbit的位例：假设一直接映射像Cache，有16KB数据，块大小为4个字32位字），主存地址32位，那么CacheCache每数据块大小：4×32=128bits=2Cache块数：16K÷2=2tag位数：3210418有效位：1Cache实际总容量：2×(128+18+1)=147K位≈Cache 若：Tm为主器H为则系统的等效周期T为TTcHTm(1HSTm THT(1H)T(1H)H操作码(OperationCode)：指明进行的何种操作（如ADDI/O）源操作数地址(SourceOperandReference)：参加操作的目的操作数地址(DestinationOperandReference)：保存 码决定） discement编址粒度(AddressGranularity)：字节编址或字编址。 CPUCPUCtrlAddCPU的功能与组 指令地址部件：指明当前要的指令在器中的地指令寄存部件：保存从器中取来的指控制信号逻辑部件：根据指令的操作性质和操作对象的地址（译码结果），在时序信号配合下，产生一系列的微操作控制信号，从而控制计算机的运算器、器或输入输出接口等部件工作，实现指令所表示的功能。 4个通用寄存器部件（R0、R1、R2、程序计数器指令寄存器运算单元ALU、状态寄存器主存地址缓存主存数据写入缓存MDR、主存数据读出缓存其他暂存器A、C、操作码位数：固定8指令长度：16位或32、基址寻址、相对寻址（只用于转移类指令Opcode：操作码（8位Ms：源操作数寻址方式（2位Rs：源寄存器（2位Mt：目的操作数寻址方式（2位Rt：目的寄存器（2位Data：立即数（16位传送类指令：MOV指令，16位或324种传送类型：立即数寄存器，寄存器寄存器，寄存器器，器寄存运算类指令：算术和逻辑运算，16位或32位指令，RR型指令或++寄存器+寄存寄存器+寄存器条件/非条件转移、转子程序：32子程序返回：16其它指令：16 如ADDR1，R0R1(R0设ALUS2S1S0=001“加如MOVR0，1000H(R1R0（1000如JE200；如果“零”标志位Z=1，则 微操作控制信号CCf(OP,T,S,D,FR分段直接编码：将微操作分组，同一组微操作互斥，不会同时执行；组间微操作可能同时执行，组内微操作采用编码方式。从编码到控制信号需要译码。微指令送微指令寄存顺序逻辑根据顺序控制字段和标志形成下一条微指令的地址并送R，以便下一条微指令。根据所有指令的微指令数确定控制器的容量和微指令次地址字微操作控制字段（32位测试字段（4位次地址字段（12位 如ADDR01000(R1；R0总线结构（单总线结构、多总线结构总线的控制（仲裁）I/O程序查询I/O中断及中断I/O中断I/ODMAI/ODMADMADMA通道I/O总线控制器（仲裁器）收到总线申请，（总线同意信号）逐个往下传； System Ready执行I/ORdSta:MOVINAL,DXCMPJNERdStaIN条件：当前执行的程序允许被中断（中断），非中断不受中断允许标志位的限制。在允许中断的前提下，每条机器指令的执行周期中实际上包含一个中断周期。中断返回：恢复现场，返回到被中断的主程序的断点，继续执行主程序。向量（PC值处理器将PSWDMA当接口做好数据传输的准备，通过有关逻辑向发出请求信号。DMACPU接到DM请求，在当前总线周期操作结束后，暂停PU对系统总线的控制和使用，发出DMA响应信号，并交出系统总线的控制权。DM控制器接到DM应答信号