【《电荷放大器跨导效率与功耗的折中优化》13000字】

1电荷放大器跨导效率与功耗的折中优化 21.1选题背景和意义 21.2研究现状及发展趋势 2 32.1传统设计方法简述 32.2折中与优化 3 53.1EKV模型理论 53.2gm/Id设计方法综述 53.3gm/Id设计方法背景 3.5gm/Id曲线的电路仿真图 第四章：电荷放大器原理及利用gm/Id设计方法设计电荷放大器 224.1电荷放大器的原理 224.2电路分析 4.3仿真分析 5.1版图设计需要考虑因素 5.2版图设计中需要注意事项 5.3整体版图绘制 30 21.1选题背景和意义在非电学物理量(例如，振动、压力声强等)的测量和采集过程中，输入信号大多是微小的振动，在现实生活中，这类微小输入通常使用压电加速度传感器采集，由获得的加速度来衡量。压电加速度传感器的输出想要用于后续的放大、处理等流程，就必须经过电荷放大器进行转换。由于压电式加速度传感器在各个领域的测量和控制技术中得到大量应用，所以作为与压电加速度传感器相匹配的二次仪表设备，电荷放大器的设计对于实际测量应用是至关重要的。1.2研究现状及发展趋势在压电式加速度传感器中，输出电荷量难以检测，以至于对整个测量电路的测量精度要求比较严格。一般来说，测量电路的输入阻抗很小，因此电荷在流经测量电路时，会极快地被泄露出去，后续电路无法检测到输入，从而产生误差，这将限制压电式加速度传感器的应用。因此，其中体现出对其测量电路的研究是在测试传感器的系统中，先后有两种类型的测量电路，即电荷放大器和电压放大器，由于后者的电压随距离的变化迅速反应，从而存在的测量上的弊端，从20世纪60年代起基本被前者取代。电荷放大器的测量结果不受电缆分布电容的变化的影响，即在测量数据和确定尺寸时，缆线类型和尺寸的改变，不影响仪器的灵敏度。因此据此优势，电荷放大器可以适用于各种改变电缆长度的情况，尤其是在实际生活中长达数千米的测量中非常实用。当下，随着科学的发展，这在某种程度上揭示出电荷放大器的研究已经走向超低频范围。目前，几乎所有应用于实际电路的电荷放大器都是国外测试设备制造商的产品，但价格昂贵，但是市面上国内产品基本不符合参数要求。如今，相关电路理论已经完善，性能参数也相应得到了提高，其价格阻挡压电式加速度传感器的大范围应用。3第二章：电荷放大器设计方法的基本理论模拟集成电路设计的传统方法主要分为两个步骤，即基本电路结构的设计和直流电流遴选以及各个晶体管尺寸参数的确定。此处不详细论述所设计基本电路的结构，这在一定层面上证实了但关于直流电流的选择和每个晶体管尺寸的确定，在传统设计模式中，电路设计人员将随意地选择一个电路支路的偏置电流，由此开始设计，并根据被选定的偏置电流和与其有关的工艺参数来确定晶体管尺寸(李晨昊，张雨婷，2022)。但是在设计过程中，根据参数计算出的MOS管尺寸往往与最终值偏差很大，在此情况下，设计人员不可避免需要反复调整电流值和器件尺寸大小，经过多次迭代计算以期符合设计规范。但多次迭代计算的结果，基本上由设计人员在过往工作中积累的经验决定，要竭力避免这种对电路性能优然而，随着晶体管中沟道长度不断减少，这在某个角度上证明了短沟道效应的所带来的影响逐渐不可忽视，原本在长沟道中符合实际的平方律模型存在极大误差。此外，当晶体管偏置在弱反型区和强反型区之间的过渡区：中等反型区时，此时的漏极电流图像幅值范围极大，平方律模型和指数模型均作废。中等反型区为高效率和低电压结构设计，提供了最佳折衷结果，因此在现代设计中越来越为在实际操作中，为了获得高跨导和低输入等效热噪声电压值，使用偏置在中等反型层的晶体管，这在某种程度上象征可以对直流和交流性能优势进行协调，来满足低功耗设计的各项要求和发展趋势。跨导效率和速度饱和效应等都将会随MOS晶体管的反型层级别增加而减小，所以中等反型层的发展逐渐成为重中之重。在传统的BJT电路设计中，一旦集电极电流确定，其余参数都确定，但在晶体管设计过程中，尺寸参数以及漏极电流等各项参数的选择都需考虑(陈宇航，赵佳怡，2021)。此结果与本文预先设想的研究成果相一致，体现了研究导向的正确性。首先，这种一致性反映了本文在研究设计初期设立的目标和假设是基于可靠的基础。通过详细审查相关理论文献并结合已有研究进行综合分析，本文的预想建立在一个合理且有依据的基础上，最终结果与预期一致，进一步证明了这些研究工作的有效性。该结果的一致性也验证了本文采用的研究方法和工具是适当且有效的。研究期间，本文遵循学术规范，应用多种验证方式确保结论的准确性4当使用8m/ID方法时，为了保证最大化折中结果，需要对MOS晶体管全部沟道长度以及所有工作区域进行遴选。对长沟器件而言，当8m/Ip值较大时，偏置在弱或中等反型层.这在一定程度上凸显出此时可以优化低反型层系数来最大程度调整各项参数，这被称为直流和低频优化(杨皓和，孙梦婷，2021);与此相对应，当短沟器件在强反向层中工作时，可以调整高反向层系数进行优化，以最大限度地提高带宽，并最大限度地减少短通道器件的交叉传导失真，这被称为交流5第三章：gm/Id设计方法的提出3.2gm/Id设计方法综述在EKV模型的基础上，衍生出了8m/Ip设计方法，其本质是查找表格，其是在CadenceVirtuoso软件中，给定此类前提条件可以推知其后续变化对MOS应的影响。本文在研究路径上也有所创新，作者借鉴了信号参量变化，都可以使用同一种方法推导，借此简化电路的设计过程。通过6自20世纪60年代以来，CMOS晶体管的平方律模型被广泛应用于模拟和数3.3.1MOS晶体管工作在强反型层的特性7在传统电路设计中，强反型区是应用最为广泛的MOS器件工作区反型区，沟道在强反型层条件下存在，漏极处的漂移电流起主导作用。根据上文提及的EKV模型，假设不考虑速度饱和效应、垂直电场迁移率的退符号名称单位V阈值电压V栅氧化层单位面积电容F/cm²μλ式(3-1)只有在Vcs≥V,或者要求漏源电压VDs大于其饱和值时才成立。8根据上式(3-1),从这些分析中证明可以求出强反型层的跨导为由(3-1)和(3-2)此可得强反型层的跨导效率为：由(3-3)可以看出，强反型层的跨导效率只与VEFF=Vcs-V有关，跨导8m当Vcs≤V7时，晶体管中并未形成强反型区，所以此时漏极电流为零。如图93-1所示，反型区内存在的电荷数与随着栅源电压值正相关，图中纵坐标为对数浓度又与栅极电压有关系。由此可以推导得到晶体管在饱和区的Id-MOSFET的栅极电压较小时，栅下界面处于弱反型状态，反型层很薄，沟道中符号名称单位耗尽层的厚度氧化层的厚度耗尽层电容氧化层电容n亚阈值斜率因子这在某个角度上证明了一般情况下，Cp/Cx=1/3=n-1约等于0.2,n为亚阈值斜率因子，数值一般在1.2~1.5之间，且与偏置电压有关，不是一个固定的MOS管的跨导为带入式(3-4)求出为：从上面的推导，MOS晶体管弱反型层的跨导8m和跨导效率8m/Ip,与器件尺寸和工艺参数完全无关，而对于一个给定的温度和n值，跨导8m只与直流偏置电流Ip有关。在弱反型区，由于Ips与Vcs之间为指数关系，这在某种程度上象征可以获得理想的高跨导效率。在弱反型区，如果想要获得较大的MOS管的形状系数S=W/L,需要满足栅面积足够大的条件，同时还要求较高的栅电容以及相对较低的带宽(陆志豪，胡艳萍，2019)。本研究的发现一致，不论是在设计流程还是最终的分析方面。在设计过程中运用了系统性的研究手段，确保了从构想到实现的每一步都有证据支持。本研究同样关注理论模型的搭建，这不仅为具体的设计决定提供了扎实的理论基础，还深化了对相关变量之间复杂联系的认识。此外，在设计阶段本文重视跨学科的合作，通过汇聚不同领域的专业知识增加了方案的完整性和创新性，这种方法让团队能够即时响应新问题，并灵活调整研究路线。3.3.3MOS晶体管工作在中等反型层的特性如上文所阐述，MOS晶体管有两个完全不同的工作区，一个是弱反型层，漏极电流中，扩散电流起主要作用，随栅源电压呈指数增长；这在一定程度上凸显出一个是强反型层，漂移电流起主要作用，随栅源电压呈二次平方关系增长。中等反型层的有效栅源电压在-72mV到+225mV之间，且在中等反型层，无论是经典的漏极电流与栅源电压的二阶饱和区公式还是I-V特性曲线都不符合实际(谷雨晨，刘瑶瑶，2019)。工作在这缺，由于其特有的高的跨导效率8m/Ip和对速度饱和效应不敏感的优势而在与强反型层而言，给定此类前提条件可以推知其后续变化其拥有更高的跨导率和更低的漏源饱和电压；而与弱反型层来说，其有更高的带宽和更小栅电容的和更好的当MOS晶体管偏置工作在强反型区时，晶体管的尺寸比弱、中等反型区更小，驱动电流的电流要更大，从而拥有更小的寄生电容和较大的跨导。由于MOS管的特征频率fr与与寄生电容成反比，跨导成正比，因此当MOS管偏置在饱和区时，fr的上限会增加，相应的，8m/Ip会减小，有可能会低于6V-¹,而在同一温度下，二极管的8m/Ip值大约为40V-¹。随着外界的偏置条件的变化，MOS管从强反型区转向为弱反型区时，电流显著减小，并且fr也减小，寄生电容增如今随着技术的进步，沟道长度越来越小，传统设计中为了增大增益、改善闪烁噪声和局部面积失配的方法，是增加沟道长度和栅极面积，然而，栅极面积的增加会导致栅极漏电流的增加，这反过来又会使这些特性恶化。其中体现出因此，需要一个更优秀的的沟道长度和栅面积参数，以便在二者之间找到一个折中点，以求平衡。由于在弱反型区和中等反型区的应用相对较少，而且漏极电流在这些范围内可以大幅度的变化，从这些会议中看出这工作区域的MOS管设计、应用与发展由于对低功耗的要求越来越严格在如今菲，2023)。3.4gm/Id设计方法的具体实现这种设计方法的核心是建立起晶体管跨到效率(8m/ID)与标准化电流ID/(W/L)的函数关系。由建立的函数关系绘制图像，可以性能参数，例如面积WL和各工作区域之间的界限。8m/Ip设计方法最显著的优所有工作区域的8m/IpvsIp/(W/L)曲线会下降的更快。8m/ID是以指数坐标衡路设计要求。其次，栅极电压Vc和过驱动电压Vcs-Vr的数值都比较低，这种现现在讨论不同8m/Ip条件下的三个区域的限制条件及因素：WI是当上式中的i,<<1时，gm/I=1/nU;SI是当上式的i,>>100时得到漏极电流大小，一旦考虑二阶效应上式将不符合模型特征。对于本文所用到的CadenceVirtuosoTSMC的50nm工艺来说，这清楚地揭示了真相三个区域的8m/Ip的值划分为：8m/Ip<10,在弱反型区；10≤8m/Ip<20,处于中等反型整晶体管尺寸。可以建立通过栅、源、漏三极电压和宽长比W/L建立MOS晶函数f一般被定义为标准化电流i=Ip/(W/L),其值对于短沟道器件而言，根据式(3-8)和(3-9)我们可以推出跨导效率的公式为：一化)电流i=ID/(W/L)不会发生变化。所以8m/Ip与且只与标准化(归一化)电出需要考虑晶体管的二阶效应，标准化(归一化)电流不再独立于晶体管的长和宽。综上，8m/Ip会随着晶体管的W,L变化而变化。增大跨导gm的目的，就必须调整晶体管宽度W,这样上文建立的标准化电流i=Ip/(W/L)函数关系式的值就不受影响。这在某种程度上揭示出但在调整沟道宽度W的同时，也随之感应出寄生电容，寄生电容一旦增加就会减小晶体管只有在中等反型层，才能达到带宽和功耗之间(fr→Ip)最理想的平衡。这一3.4.2gm/Id特性曲线与漏极电压以及工艺由式(3-10)可以推出，Vps参数的改变对8m/Ip曲线没有影响，图3-5也结果，所以需经仿真验证8m/Ip曲线与仿真工艺角的相关性，结果如下图3-6所示，工艺角改变，曲线没有明显变化。综上所述，所以图3-5和图3-6均说明了利用8m/Ip设计方法设计电路的可靠性。3.4.3gm/Id特性曲线与截止频率和寄生电容的关系在高频电路时，由于电容“通高频”的特性，MOS晶体管的寄生电容对电路的影响需要特别注意，因此，为了简化电路分析的步骤，可以将所有存在的电容打包作为一个端口电容再进行研究(杨秋睿，刘昊然，2021)。由上文可知，寄生电容一旦增加就会减小晶体管的截止频率f,在截止频率时，MOS晶体管增益为1。MOS器件的电流参数主要由栅氧化层电容Cox决定，总的栅氧化层电容Cox=WLCx,由总氧化层电容和面积决定。这在某个角度上证明了当总氧化层由此可见，Ccs在最小沟道长度Lmin的情况下，仅仅度，这个经验法则已经被广泛用于实际运放寄生电容的计算。图3-7和图3-8体现了寄生电容Ccs和8m/Ip的相关性。本文截止频率fr的定义是，当输出电流ios等于输入电流ics时，这在某种程度上象征此时的频率即为截止频率，Ccs和8m二者是其变量参数(徐珂宇，黄曼从式(3-14)可以看出，截止频率fr与Vcs-VT正相关，与L²负相关，因此而，当Vcs>VT时速度饱和，电子通过沟道的时间为L/vsa,在Vcs-VT比较大的情况下，MOST能够获得的最高频率是fr=vsa/2πL,这时fr的值是随着L的减还可以得出：截止频率fr可以通过跨导8m和寄生电容Ccs的关系式表达，跨导效率8m/Ip与跨导8m和寄生电容Ccs也能建立函数关系，联立关系式推出fr与8m/Ip的等式。图3-10和图3-11表示的分别为NMOS的截止频率fr与跨对8m/Ip的设计方法而言，在分析MOS管的交流小信号模型时，参数输出跨导8与输出电压幅值和增益相关，这在一定程度上凸显出不可忽略。8ds的定义为MOS输出电阻的倒数，但由于在实际ios-vos曲线中饱和区并不是真正饱对于确定的工艺库，上式中参数VE是一个常数。往常经验说明，在NMOS晶体管中VE=4V/μmL;而PMOS中VE=12V/μmL。图3-12漏极电流与漏源电压的关系如图3-12得出，对于8d/Ip来说，幅值不大，约在0到2v-¹,且不受晶体会减小。3.5gm/Id曲线的电路仿真图别连接对应vdc,衬底与源极相连然后接gnd,若是在PMOS晶体管中衬底与源极相连然后接vdc。给定此类前提条件可以推知其后续变化在漏极和源极处于理想偏置，晶体管工作于沟道长度固定的条件下，对其进行ADE仿真，扫描各个宽度值，能够得到图3.4到图3.13横坐标为Vc,纵坐标分别为Ip,8m,8a以及如下图3-15所示，是利用8m/Ip设计方法进行电路设计优化的流程图：首先，在电路设计的初始，根据给定的工艺参数、设计指标、限制条件来确定电路模型；其次，通过查找8m/Ip曲线族的各类图像确定关键参数，例如，宽度W、沟道长度L、标准化漏极电流i=Ip/(W/L)等；第三，验证电路性能，通过流程图中的反馈(YesorNo)这一流程来平衡各项参数(如漏极电流Ip、漏源饱和电压VDs.sa、跨导8m等)变化对电路性能参数(如电压增益、截止频率、增益带宽积、相位裕度、功耗等)的影响(李天阳，赵秋韵，2022)。这部分的创新主要集中在视角的独到选择上，尤其体现在对研究问题的非传统切入方法。本研究突破了传统研究中较为单一的视角，从宏观和微观角度同步探讨，既关注全面趋势也注意个体区别，为解析复杂现象提供了新的见解。这种双重视角不仅加深了对研究对象内部动态的理解，也为处理实际问题提出了更有针对性的解决方案。找流图3-15设计流程图第四章：电荷放大器原理及利用gm/Id设计方法设计电荷放4.1电荷放大器的原理荷损失。电荷放大器示意图如图4-1所示：在图4-1中，输出信号U。通过反馈电容C送回反向输入端。对不考虑其它特性的运算放大器，根据“虚短虚断”原则所以，输出电压V。与输入电荷Q成正比，反馈电容C,大小决定正比系数，电缆电容C.的变化不影响测量结果。图4-2所示等效电路图，其中C,是压电加符号名称输入电缆绝缘电导S放大器输入电导SC反馈回路电导S可以看做Z,/(1+A)的阻抗和输入端阻抗并联，闭环的输入阻抗因此减小以至于比开环时低好几个数量级，受此影响频率升高。输入回路的时间常数取决于电容增益，存在反馈电容Cf由于输入端作用增不变，但t变大(1+A)倍，以上就是电荷放大器的工作原理(张昊宇，陈艺4.2电路分析条件下讨论过驱动电压，Vov值越小MOS晶体管的栅宽和寄生电容C越大。总结上文，过驱动电压Vov不适合作为电路设计的表征参考选项(孙瑞霖，吴佳在现实设计当中，我们在消耗相同电流的同时需要较大的跨导值8m但是与此同时还希望获得很小的寄生电容Cg。这清楚地揭示了真相通过跨导效率8m/Ip、截止频率Or=8m/C以及本征增益8mto等参数，对运算放大器进行设计，以获得各项性能的相互平衡，这种设计方法称为8m/Ip设计方法。4.3仿真分析一是增益要大，二是功耗要小。据此进行两次仿真，首先对电路进行DC仿得到运算放大器直流电流和功耗参数，进而完成AC仿真，获得电路的幅频相频ADEL(6)-testamp1ADEL(6)-testamp1LaunchSessionSetupAnalysesVariableNameValue×15>Resultsin/home/disk/simulation/SIM_IC61/amp1_dspePlotaftersimuatiort如图4-7为不涉及外部测量电路的放大器原理图。保持恒定的偏置电流和电漏极输出直接接放大器的输出Vour;在电NM2、NM3组中，NM3的漏极输出接中间由PM3、PM5组成的PMOS电流镜。最后PM2、PM4为差分对PM0和PM1提供了一个IBIAS的偏置电流(许泽辰，黄美珊，2022)。区☑9区nthvt"4NM¹nmos1v_hvt图4-7放大器电路结构图下表列出了上述电路图中各晶体管的参数：仿真结果如图4-7、图4-8所示，增益大约为141dB,相位裕度在64.5°左右，满足设计需求。图4-8增益与频率的关系CE图4-9相位裕度与频率的关系第五章：版图设计结束了电路设计的前期工作后，需要依照工艺参数进行版图绘制，并通过对版图中各项参数的调整完成后期仿真，以上步骤都是为了能将预期的电路性能尽量避免各参数折中影响，最后落实到实际版图。为了保证在生产芯片的过程中芯片性能和成品率不受外界因素，例如，工艺水平、浓度梯度、晶体各向异性、温度等的影响，芯片制造商划定了版图设计过程须遵守的各项规则。首先，这在某种程度上揭示出明确电路中可能产生的所有寄生效应，包括器件自身存在的寄生电容、寄生电感和器件之间存在的门锁效应、电荷储存。其次，考虑匹配性能、寄生参数、耦合参数等因素对版图设计的影响，并在设计过程中尽量将其减小(陈雪晴，龚凯文，2019)。这些设计规则可以规范版图设计人员的行为，以提高电路各项性能，例如，高频条件下的噪声容限、抗衬底耦合性能、电路匹配性等。电路不匹配主要有两种情况：随机失配是指由于元器件的尺寸、掺杂浓度不同引起的失配，可以通过遴选掺杂适合的元器件或尺寸来减小这种失配。系统失配是指，在制造过程中存在非人为可控因素的影响，如工艺水平差距、掺杂各向异性、浓度梯度效应等，由于这些因素的存在，使得器件在版图上的表现偏离理想情况，加大了版图设计的复杂程度，可以通过相关的版图技术来减小失配。5.1.2寄生效应不合理的版图设计会使器件内部和器件间的寄生效应急剧增加，从而影响电路各类重要参数。在现实生活中，每一条导线都有其自身的寄生电容和电阻，其要尽可能减少导线长度，这在一定层面上证实了尤其是要优先考虑减小关键路径和节点上的寄生参数，以保证电路性能参数，一般采用的措施是放置器件时最大程度地相互靠近。封装过程中也会存在寄生效应，焊线与焊线、管脚与管脚之间的互感会增加封装的寄生电感，从而影响基材衬底的噪声，各个封装的寄生电感量可以通过反向的差分信号来减少。在电路设计中，为了降低衬底耦合常使用以下方法：(1)减少电流、电压源的波动和频率变化，以避免开关噪声产生；(2)采用差分电路结构，能有效抑制共模噪声，提高共模抑制比；(3)在物理上隔离器件与噪声源；(4)加增(1)在不同层的两条互连线发生交叠，由于导线中通过电流产生的磁场对另一条条导线中的载流子的运动会产生阻碍作用，便形成了交叠电容。(2)在相同积大的保护二极管，这在某种程度上象征使其各项参数满足从而避免在ESD瞬间，大电流而产生的高热量对芯片造成损伤。ESD防护电路的防护性能参数好坏，很大程度上取决于版图设计，只有优秀的版图设计，才能保障电路的正常工作。5.2.2版图尺寸从成本考虑，应尽量将版图面积尽可能的小，除了考虑版图的合理性，还可将一些无源器件，合理改变形状，将保持性能指标的同时，将版图面积尽可能缩小，不留大面积空白。5.3整体版图绘制放大器的失真和串扰很大程度上取决于电荷放大器版图的布线布局，串扰发生于声道内部或声道之间，通常情况下通过耦