2025年大二（计算机科学与技术）计算机组成原理试题

2025年大二（计算机科学与技术）计算机组成原理试题

（考试时间：90分钟满分100分）班级______姓名______第I卷（选择题，共40分）答题要求：本卷共20小题，每小题2分。在每小题给出的四个选项中，只有一项是符合题目要求的。请将正确答案填写在题目后的括号内。1.冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（）A.指令操作码的译码结果B.指令和数据的寻址方式C.指令周期的不同阶段D.指令和数据所在的存储单元2.某计算机字长为32位，按字节编址，采用小端方式存放数据。若地址为4000H的存储单元中存放的数据为41424344H，则地址为4002H的存储单元中存放的数据是（）A.41HB.42HC.43HD.44H3.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到Cache的组号是（）A.0B.2C.4D.64.下列关于指令流水线数据通路的描述中，错误的是（）A.包含生成控制信号的控制部件B.包含算术逻辑运算部件（ALU）C.包含通用寄存器组和取指部件D.由组合逻辑电路和时序逻辑电路组合而成5.某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。|指令类型|所占比例|CPI||----|----|----||A|50%|2||B|20%|3||C|15%|4||D|15%|5|该机的MIPS数是（）A.100B.200C.400D.6006.假定编译器对高级语言的某条语句可以编译生成两种不同的指令序列，A、B和C三类指令的CPI和执行两种不同序列所含的三类指令条数见下表。|指令序列|A类指令条数|B类指令条数|C类指令条数||----|----|----|----||I|4|2|2||II|2|4|4|已知A、B、C三类指令的CPI分别为1、2、3，则以下说法正确的是（）A.序列I的执行时间比序列II短B.序列I的执行时间比序列II长C.两个序列的执行时间一样长D.无法确定两个序列的执行时间长短7.某计算机有16个通用寄存器，采用32位定长指令字，操作码字段（含寻址方式位）为8位，Store指令的源操作数和目的操作数分别采用寄存器直接寻址和寄存器间接寻址方式。该Store指令中偏移量字段的位数至少是（）A.3B.4C.5D.68.某计算机采用微程序控制器，共有32条指令，公共的取指令微程序包含2条微指令，各指令对应的微程序平均由4条微指令组成，采用断定法（下地址字段法）确定下条微指令的地址，则微指令中下地址字段的位数至少是（）A.5B.6C.8D.99.下列关于总线的描述中，正确的是（）A.总线带宽即总线数据传输率，是指单位时间内总线上传输数据的位数B.总线带宽与总线工作频率无关C.总线带宽与总线数据线宽度无关D.总线带宽与总线工作频率和数据线宽度均无关10.下列关于中断系统的描述中，错误的是（）A.中断向量地址是中断服务程序的入口地址B.中断向量表是存放中断向量地址的内存区域C.中断服务程序的入口地址由中断向量地址指出D.中断向量地址由硬件自动生成11.某计算机系统中，假定硬盘以中断方式与处理器进行数据传输，以16位为传输单位，传输率为50KB/s，每次传输的开销（包括中断）为100个CPU时钟，处理器的主频为50MHz，则硬盘数据传输时占处理器时间的比例是（）A.10%B.5%C.0.5%D.0.1%12.下列关于计算机存储系统的描述中，正确的是（）A.存储系统分为主存和辅存，主存速度快，容量小；辅存速度慢，容量大B.Cache的功能全部由硬件实现C.虚拟存储器是主存和Cache的结合D.主存和辅存之间的数据交换由CPU控制13.某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（）A.1、15B.2、15C.1、30D.2、3014.某计算机采用4体交叉存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005，8006，8007，8008，8009，8010，8011，8012，8013，8014，8015，且存储周期为400ns，则该存储器的带宽是（）A.5MB/sB.10MB/sC.20MB/sD.40MB/s15.下列关于I/O设备的描述中，错误的是（）A.I/O设备的编址方式有统一编址和独立编址两种B.统一编址方式下，I/O端口地址和主存地址统一在一个地址空间C.独立编址方式下，CPU需要设置专门的I/O指令来访问I/O端口D.采用统一编址方式时，I/O端口地址占用主存地址空间的一部分16.某计算机的I/O设备采用异步串行通信方式，字符格式为：1位起始位、7位数据位、1位校验位、1位停止位。若要求每秒传送480个字符，则该设备的数据传输率为（）A.480b/sB.4800b/sC.5760b/sD.6120b/s17.下列关于DMA方式的数据传输过程的描述中，正确的是（）A.DMA方式的数据传输过程中，CPU处于等待状态B.DMA方式的数据传输过程中，CPU可以进行其他工作C.DMA方式的数据传输过程中，主存和I/O设备之间的数据传输直接由CPU控制D.DMA方式的数据传输过程中，主存和I/O设备之间的数据传输不需要经过总线18.某计算机系统中，若中断请求的响应和处理时间为100ns，每400ns发出一次中断请求，中断响应所允许的最长延迟时间为50ns，则在该系统中CPU用于中断的开销所占的比例是（）A.25%B.20%C.16.67%D.12.5%19.下列关于虚拟存储器的描述中，错误的是（）A.虚拟存储器是基于程序的局部性原理设计的B.虚拟存储器的容量由计算机的地址结构决定C.虚拟存储器的实现需要硬件和软件的配合D.虚拟存储器的页面大小是固定不变的20.某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns、80ns、70ns和60ns，则该流水线的最大吞吐率为（）A.1/90nsB.1/80nsC.1/70nsD.1/60ns第II卷（非选择题，共60分）答题要求：本卷共5小题，每小题12分。请根据题目要求，回答问题，答案应简洁明了，条理清晰。1.简述计算机组成原理中指令周期、机器周期和时钟周期的概念及相互关系。2.某计算机的Cache采用直接映射方式，主存容量为256KB，Cache容量为16KB，每块大小为32字节。请计算主存地址为0x123456的单元映射到Cache中的地址。3.说明计算机中控制单元的功能和组成部分，并阐述其在指令执行过程中的作用。4.材料：某计算机系统中，主存容量为1GB，按字节编址。Cache采用组相联映射方式，每组4块，每块大小为64字节。主存地址格式为：主存地址=区号+组号+块号+块内地址。假设主存地址为0x345678，试计算该地址对应的区号、组号、块号和块内地址。5.材料：某计算机指令系统中有一条加法指令“ADDR1,R2,R3”，其功能是将寄存器R2和R3中的内容相加，结果存放在寄存器R1中。假设该指令在指令流水线中执行，流水线由取指、译码、执行、访存、写回5个功能段组成，每个功能段的执行时