2025年高职集成电路制造工艺(制造技术)下学期期末测试卷及答案

2025年高职集成电路制造工艺(制造技术)下学期期末测试卷及答案一、单项选择题（每题2分，共20分）1.在硅片清洗工艺中，RCA1溶液的主要作用是A.去除金属离子B.去除有机污染与颗粒C.去除自然氧化层D.去除重金属污染答案：B解析：RCA1（NH₄OH:H₂O₂:H₂O=1:1:5）通过碱性氧化环境将有机污染物氧化为可溶性产物，同时利用NH₄OH的络合作用剥离颗粒。2.下列哪种掺杂方式可获得最浅的结深（<20nm）A.预淀积+扩散B.离子注入+快速热退火C.旋涂掺杂源+炉管推进D.固相扩散答案：B解析：离子注入可精确控制剂量与能量，快速热退火（RTA）在秒级时间内激活杂质并抑制扩散，实现超浅结。3.在0.18μmCMOS工艺中，栅氧厚度一般控制在A.1.2nmB.3.2nmC.7.0nmD.15nm答案：B解析：按1nm对应约0.06μm设计规则经验，0.18μm节点需3.2nm栅氧以保证栅漏电流与驱动电流平衡。4.化学机械抛光（CMP）中，选择比是指A.抛光垫硬度与研磨液硬度之比B.被抛光材料与阻挡层材料的去除速率比C.研磨液pH值与硅片表面ζ电位之比D.抛光头压力与研磨液流量之比答案：B解析：选择比高意味着阻挡层几乎不被去除，可停止于指定薄膜，保证图形保真。5.在干法刻蚀中，出现“微沟槽”现象的根本原因是A.离子入射角分布过宽B.掩膜侧壁再沉积不足C.局部电荷积累导致离子偏转D.反应离子刻蚀滞后答案：C解析：高深宽比图形底部电荷无法及时泄放，离子轨迹偏转，侧壁底部被过度轰击形成微沟槽。6.下列薄膜中，最适合作为Cu互连扩散阻挡层的是A.TiB.TiNC.Ta/TaN双层D.W答案：C解析：Ta提供良好粘附，TaN阻挡Cu扩散，双层结构兼顾粘附与阻挡性能，90nm以下节点普遍采用。7.在ALD（原子层沉积）工艺中，自限制生长的本质是A.前驱体分压饱和B.表面化学吸附位点饱和C.反应温度窗口饱和D.泵抽速饱和答案：B解析：ALD一个周期内，前驱体只在表面活性位点发生化学吸附，一旦位点被占满，反应自动停止。8.当晶圆进入高温炉管时，常通入少量O₂进行“预氧化”，其主要目的是A.降低表面态密度B.形成牺牲氧化层捕获金属杂质C.提高硅片机械强度D.减少后续氮化应力答案：B解析：薄牺牲氧化层可捕获Fe、Cu等金属杂质，后续腐蚀去掉，避免杂质扩散进入体内。9.在Cu双大马士革工艺中，电镀Cu后通常进行A.600℃炉管退火B.250℃热板退火C.400℃RTAD.无需退火答案：B解析：电镀Cu晶粒细小，250℃热板退火30min可长大晶粒、降低电阻率，同时避免热预算过高。10.下列缺陷中，属于晶体原生颗粒（COP）的是A.位错环B.氧化层错C.八面体空位簇D.滑移线答案：C解析：COP为晶体生长过程中空位聚集形成的八面体空洞，尺寸50–150nm，影响栅氧完整性。二、多项选择题（每题3分，共15分，多选少选均不得分）11.关于浅槽隔离（STI）工艺，正确的是A.采用高密度等离子体（HDP）淀积SiO₂B.需先注入沟槽侧壁B以抑制寄生沟道C.使用CMP去除场区氧化层并平坦化D.沟槽深度由设计规则决定，与场氧厚度无关E.常采用氮化硅作为抛光阻挡层答案：A、C、E解析：B项错误，STI侧壁一般注入N型杂质以抑制寄生P沟道；D项深度与后续场氧厚度直接相关。12.离子注入后产生损伤，可通过下列手段恢复A.快速热退火（RTA）B.毫秒级激光退火（LSA）C.低温湿氧氧化D.氩气保护下1050℃尖峰退火E.高剂量注入后不再退火答案：A、B、D解析：C项湿氧氧化会引入额外氧化层错；E项不现实，注入损伤必须退火激活。13.下列属于Cu互连可靠性测试项目的是A.电迁移（EM）B.应力迁移（SM）C.时间相关介电击穿（TDDB）D.热循环（TC）E.可焊性测试答案：A、B、C、D解析：可焊性针对封装引脚，与Cu互连可靠性无直接关联。14.关于高κ栅介质，正确的是A.HfO₂介电常数约25B.需沉积TiN作为金属栅功函数层C.高κ薄膜需经PDA（沉积后退火）致密化D.高κ与Si界面需插入SiO₂界面层E.高κ越厚越好，可降低漏电流答案：A、B、C、D解析：E项错误，高κ厚度受等效氧化层厚度（EOT）限制，过厚会牺牲驱动电流。15.在193nm浸没式光刻中，提高分辨率的方法有A.增大投影透镜NAB.降低照明相干因子σC.采用多重图形技术（SADP/SAQP）D.使用相移掩膜（PSM）E.提高光刻胶对比度答案：A、C、D、E解析：B项降低σ会损失焦深，需权衡，不是直接提高分辨率的手段。三、判断题（每题1分，共10分，正确打“√”，错误打“×”）16.硅片清洗中，HFlast工艺会降低表面粗糙度。答案：√解析：HFlast去除自然氧化层，表面形成H终端，原子级平坦。17.离子注入角度倾斜7°可完全消除沟道效应。答案：×解析：仅降低沟道效应，无法完全消除，需结合屏蔽氧化层与多重角度。18.ALD沉积速率与衬底温度无关。答案：×解析：ALD有温度窗口，超出窗口会导致前驱体分解或解吸，速率变化。19.Cu电镀液中Cl⁻浓度过高会加速阳极腐蚀。答案：√解析：Cl⁻与Cu阳极形成CuCl，溶解加速，需添加聚乙二醇抑制。20.在STICMP中，氮化硅凹陷（dishing）会导致后续栅极多晶硅残留。答案：√解析：氮化硅凹陷使场区氧化层过抛，后续多晶硅CMP无法有效停止，形成残留。21.毫秒级激光退火可实现超浅结，但易引发瞬态增强扩散（TED）。答案：×解析：激光退火时间极短，抑制了TED，是超浅结关键工艺。22.低κ介质的κ值越低，机械强度越高。答案：×解析：引入孔隙降低κ值，机械强度下降，需权衡。23.金属栅Al帽层可降低整体电阻率。答案：√解析：Al与TiN反应形成TiAl₃，降低有效功函数并减小电阻。24.在Cu双大马士革中，TaN层厚度越薄越好。答案：×解析：过薄无法有效阻挡Cu扩散，需>3nm。25.电子束光刻无需掩膜，可直接书写图形，产能高于EUV。答案：×解析：电子束产能远低于EUV，仅用于掩膜版制作或小批量。四、填空题（每空1分，共15分）26.在0.13μm节点，栅氧氮化工艺采用________与________混合气体，在850℃下快速热氮化，形成SiON，厚度2.1nm。答案：NH₃、N₂O解析：NH₃提供氮源，N₂O抑制氢致界面陷阱，形成梯度氮分布。27.离子注入剂量1×10¹⁵cm⁻²，能量30keV，投影射程Rₚ=42nm，横向离散ΔRₚ=14nm，则峰值浓度Nₚ=________cm⁻³。答案：1.0×10²⁰解析：Nₚ=剂量/(ΔRₚ√2π)=1×10¹⁵/(14×10⁻⁷×2.506)=2.8×10²⁰，取一位有效数字得1×10²⁰。28.Cu电镀添加剂中，________起抑制阴极表面Cu²⁺还原作用，________加速微沟槽底部沉积。答案：聚乙二醇（PEG）、二巯基丙烷磺酸钠（SPS）解析：PEG与Cl⁻协同形成吸附层抑制侧壁，SPS在底部高电流密度区竞争吸附，实现自下而上填充。29.在STI沟槽填充HDPCVD工艺中，为减少侧壁悬垂（overhang），需同步施加________偏压，使Ar⁺溅射与淀积速率比值为________。答案：射频（RF）、0.3解析：适度溅射削薄侧壁悬垂，保证后续无缝填充。30.高κ金属栅堆叠中，HfO₂经PDA后晶相由非晶转变为________相，导致κ值升高至________。答案：四方（tetragonal）、30解析：四方相HfO₂κ值高于单斜相，需950℃尖峰退火诱导。31.在Cu互连可靠性测试中，Black方程描述电寿命t₅₀=________，其中n常取________。答案：A·J⁻ⁿ·exp(Ea/kT)、2解析：J为电流密度，Ea为激活能，n=2为经验值。32.193nm浸没式光刻中，水的折射率n=________，理论最大NA=________。答案：1.44、1.55解析：NA=n·sinθ，透镜sinθ极限0.93，故NA≈1.44×0.93≈1.34，实际通过偏振照明可扩展至1.55。五、简答题（每题6分，共30分）33.简述Cu双大马士革工艺中“电化学抛光（ECP）”替代传统CMP的优势与局限。答案：优势：1.无机械应力，消除凹陷与侵蚀；2.选择比无限大，停止层可薄至1nm；3.产能高，单片处理时间<30s；4.耗材成本低，无需昂贵研磨垫与研磨液。局限：1.需导电表面，非Cu区域需额外工艺；2.电解液腐蚀性强，设备维护频繁；3.均匀性受电场分布影响，需优化电极设计；4.无法去除Ta/TaN阻挡层，仍需后续CMP。34.解释“瞬态增强扩散（TED）”现象，并给出抑制TED的工程方案。答案：TED指离子注入产生大量间隙硅原子，与掺杂剂形成间隙杂质对，在低温退火（<800℃）阶段快速扩散，导致结深增加。抑制方案：1.超快速退火：毫秒级激光退火或尖峰RTA，缩短高温时间；2.共注入C或F：捕获间隙Si，减少与B/P配对；3.降低注入剂量/能量：减少损伤密度；4.预非晶化注入（PAI）：Ge或Si预非晶，减少沟道效应与间隙源；5.固相外延再结晶（SPER）：600℃低温再结晶，减少间隙过饱和。35.给出低κ介质的三种制备路线，并比较其κ值、机械强度与集成兼容性。答案：路线A：旋涂有机硅玻璃（SOG），κ=2.2，弹性模量8GPa，兼容Cu双大马士革，但热稳定性<400℃。路线B：PECVD掺碳氧化硅（SiCOH），κ=2.7，模量15GPa，与现有PECVD设备兼容，需UV固化恢复强度。路线C：多孔SiCOH，κ=2.0，模量5GPa，需引入孔隙密封层防止Cu扩散，CMP易破裂，需超低压力抛光。综合：SOG适合Al互连后端，SiCOH为45–28nm主流，多孔SiCOH用于22nm以下，需加固化与密封工艺。36.描述“栅极先制（Gatefirst）”与“栅极后制（Gatelast）”金属栅工艺差异，并指出各自挑战。答案：Gatefirst：高κ与金属栅在源漏激活前形成，需经受>1000℃尖峰退火，导致金属栅功函数漂移、界面层再氧化。挑战：热稳定性、阈值电压Vt调控窗口窄。Gatelast：牺牲多晶硅栅，源漏激活后去除，再填充金属栅，避免高温。挑战：需额外CMP停止层，工艺复杂，对准精度高，成本高；金属填充高深宽比沟槽困难。37.给出Cu互连中“应力迁移（SM）”失效的微观机制与加速测试条件。答案：机制：Cu晶粒在热应力梯度下发生空位扩散，沿晶界或界面聚集形成空洞，导致线电阻升高或开路。加速条件：1.温度150–200℃（低于电迁移温度）；2.无电流应力，仅热储；3.时间500–1000h；4.监测试样为Viachain结构，失效判据电阻上升>20%。六、计算题（每题10分，共20分）38.某Cu互连线为长100μm、宽50nm、厚100nm，通以电流密度J=2MA/cm²，测得电阻R=180Ω。已知Cu电阻率ρ=2.0μΩ·cm，求：(1)实际电阻率与标称值的偏差百分比；(2)若电迁移激活能Ea=0.9eV，工作温度85℃，求MTTF（MeanTimeToFailure）相对于125℃下的倍数。答案：(1)理论电阻R₀=ρ·L/A=2×10⁻⁶·100×10⁻⁴/(50×10⁻⁷·100×10⁻⁷)=40Ω；偏差=(180–40)/40×100%=350%。解析：尺寸效应+界面散射导致电阻率升高。(2)Black方程指数因子exp[Ea/k(1/T₁–1/T₂)]，k=8.617×10⁻⁵eV/K，T₁=358K，T₂=398K，倍数=exp[0.9/8.617×10⁻⁵(1/358–1/398)]=exp(2.92)=18.5。解析：温度降低40℃，寿命延长18.5倍。39.某STI沟槽深300nm，宽60nm，采用HDPCVD填充，淀积速率200nm/min，溅射速率60nm/min，假设侧壁悬垂系数k=0.5，求：(1)完全无缝填充所需最小淀积厚度；(2)若后续CMP去除速率300nm/min，停止于氮化硅，氮化硅去除速率3nm/min，允许氮化硅损失≤5nm，求最大允许CMP时间。答案：(1)悬垂高度h=k·深度=0.5×300=150nm，需淀积厚度=300+150=450nm。(2)氮化硅损失5nm对应时间=5/3=1.67min；Cu过抛量=(450–300)/300=0.5min；总时间=1.67min。解析：以氮化硅损失为限制条件，CMP时间≤1.67min