数字电路期末总复习完整版(考试必过)

第1章数字逻辑概论一、进位计数制十进制与二进制数的转换二进制数与十进制数的转换16二、基本逻辑门电路第2章逻辑代数图，逻辑图及波形图等几种。一、逻辑代数的基本公式和常用公式1）常量与变量的关系Ａ+0＝Ａ与Ａ1ＡＡ+1＝1与A00AA＝1AA2）与普通代数相运算规律交换律：Ａ+Ｂ＝Ｂ+ＡABBA（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ）(AB)CA(BC)分配律：A(BC)＝AB ACABC(AAC)）3）逻辑函数的特殊规律a.同一律：Ａ+Ａ+Ａ1b.摩根定律：ABAB，ABABb.关于否定的性质Ａ＝A二、逻辑函数的基本规则代入规则在任何一个逻辑等式中，如果将等式两边同时出现某一变量Ａ的地ABCABC可令Ｌ＝BCALAL＝ALABC三、逻辑函数的：——公式化简法公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与—或表达式1）合并项法：利用Ａ+AA1ABABA,将二项合并为一项，合并时可消去一个变量例如：Ｌ＝ABCAB(CCAB2）吸收法AABAAB可以是任何一个复杂的逻辑式例如化简函数Ｌ＝BE＝AB再用吸收法Ｌ＝BE2＝ABBE＝(A(BBE)＝B(1BE)＝AB3）消去法利用AAB 消去多余的因子例如，化简函数Ｌ＝AB解：Ｌ＝ABABABEABC＝(ABABE)(ABABC)＝A(BBE)A(BBC)＝A(BC)(BB)A(BB)(BC)=A(BC)A(BC)=ABACABAC=ABABC4)配项法ABACBCABAC（AA1，然后将其折成几项，再与其它项合并。例如：化简函数Ｌ＝AB解：Ｌ＝AB＝ABBC(AC)＝ABBC＝(AB(BC(ABC3＝AB(1C)BC(1B)＝AB2.应用举例将下列函数化简成最简的与－或表达式1）Ｌ＝ABBDDAL=ABL=解：1）Ｌ＝ABBDDA＝ABD(BDCE=ABDBADCE=ABDABDCE=(ABABDCE=ABDDCE=ABDL=AB=AB(CC)BCAC==AC(1B)BC(1A)=ACBCL==ABACBC(AA)ABCD=ABACABCABCABCD4＝(ABABCABCD)(ACABC)=AB(1CCD)AC(1B)＝四、逻辑函数的化简—卡诺图化简法：骤是：画出给定逻辑函数的卡诺图，若给定函数有n个变量，表示卡诺图矩形小方块有2n个。10.用卡诺图化简逻辑函数的基本步骤：1.画出给定逻辑函数的卡诺图2.合并逻辑函数的最小项3.选择乘积项，写出最简与—或表达式选择乘积项的原则：①它们在卡诺图的位置必须包括函数的所有最小项②选择的乘积项总数应该最少③每个乘积项所包含的因子也应该是最少的 1.用卡诺图化简函数Ｌ＝解：1.画出给定的卡诺图2.选择乘积项：Ｌ＝BC

A111111111

11 1052.用卡诺图化简Ｌ＝F(ABCD解：1.画出给定4变量函数的卡诺图2.选择乘积项设到最简与—或表达式Ｌ＝

AB 11111111111011110

01 11 10例3.用卡诺图化简逻辑函数Ｌ＝解：1.画出4变量卡诺图2.选择乘积项，设到最简与—或表达式Ｌ＝ACD

AB m0mm0m11m31m2m41m51m71m6m12m1m151m8m9m111011110

01 11 10 第3章逻辑门电路TTL和CMOS特性。TTLCMOS的电压传输特性开门电平VON—保证输出为额定低电平

VOA B32 C1VNLD E VI0.511.522.53时所允许的最小输入高电平值在标准输入逻辑时，VON＝1.8Ｖ

0.30.8VILVOFF

1.8VONVVNH

VIH关门90%低电平值，在标准输入逻辑时，VOFF＝0.8ＶVIL0的输入电压典型值VIL＝0.3Ｖ—为逻辑１的输入电压典型值＝3.0Ｖ—为逻辑１的输出电压典型值6VOL0的输出电压典型值VOL＝0.3ＶTTL：这些临界值为min，VOLmaxVIHmin2.0V,VILmax0.8V低电平噪声容限：VNLVOFFVIL高电平噪声容限：VNHVIHVON例：74ＬＳ00的VOH（min）2.5V

VOL(出最小）0.4VVIH（min）2.0VVIL（max）0.7V它的高电平噪声容限

VIHVON＝3－1.8＝1.2Ｖ它的低电平噪声容限

VNLVOFFVIL＝0.8－0.3＝0.5ＶTTLCOMS01的接法74ＨＣ00为CMOS与非门采用+5Ｖ电源供电，输入端在下面四种接法下都属于逻辑0①输入端接地②输入端低于1.5Ｖ的电源③输入端接同类与非门的输出电压低于0.1Ｖ④输入端接10K电阻到地74LS00TTL+54种接法都属1①输入端悬空②输入端接高于2Ｖ电压3.6Ｖ④输入端接10K电阻到地7第4章组合逻辑电路一、组合逻辑电路的设计方法根据实际需要，设计组合逻辑电路基本步骤如下：逻辑抽象①分析设计要求，确定输入、输出信号及其因果关系②设定变量，即用英文字母表示输入、输出信号③状态赋值，即用0和1表示信号的相关状态一张表格一一列举，变量的取值顺序按二进制数递增排列。化简①输入变量少时，用卡诺图②输入变量多时，用公式法写出逻辑表达式，画出逻辑图①变换最简与或表达式，得到所需的最简式②根据最简式，画出逻辑图8421BCDABCD<3或>7电路输出为高电平，试用最少的与非门实现该电路。解：1.逻辑抽象8421②设输入变量为DCBA，输出变量为Ｌ；③状态赋值及列真值表8由题意，输入变量的状态赋值及真值表如下表所示。ABCDABCDL000010001100101001100100001010011000111010001100111010101111001101111011111101000011000111化简1B1D1B1D1A1C&&>=1写出表达式 D>=1L A经化简，得到LABDABCC画出逻辑图二、用组合逻辑集成电路构成函数①74LS151S2S1S0~Y、Y互非的输出端，其菜单如下表。Y＝S2S0S2S1S0S2S0...S2S1S0i7Yi=i0

miDi其中mi为S2S1S0的最小项Di为数据输入当Di＝1时，与其对应的最小项在表达式中出现9当Di＝0时，与其对应的最小项则不会出现函数。②利用入选一数据选择器74LS151产生逻辑函数LABCABCAB解：1）将已知函数变换成最小项表达式Ｌ＝＝C)＝2)将LABCABCABCABC转换成74LS151对应的输出形77式i0

miDi在表达式的第1项ABC中A为反变量，Ｂ、Ｃ为原变量，故ABC＝011m3ACB74LS151ED0D1D2D3ED0D1D2D3D4D5D6D7S2S1S0同理m7m6这样Ｌ＝

LA BC将74LS151中m取1 1即D3D5D6D7＝1D0、D1、D2、D4取0，即D0D1D2D4＝0由此画出实现函数Ｌ＝的逻辑图如下图示。10第5章锁存器和触发器R-SRSR-SJK{（Ｄ触发器、JK触发器、下降沿触发器（Ｄ触发器、JK触发器）二、触发器逻辑功能的表示方法触发器逻辑功能的表示方法，常用的有特性表、卡诺图、特性方程、状态图及时序图。对于第5章表示逻辑功能常用方法有特性表，特性方程及时序图对于第6章上述5种方法其本用到。三、各种触发器的逻辑符号、功能及特性方程基本R-S触发器 逻辑符号 逻辑功能S特性方程：Q 若RS0，则Qn10SQn1SRQn

R

Q 若RS0，则Qn11RS0（约束条件） 若RS0，则Qn1Qn RS1，则QQ＝1（不允许出现）SSQRQ同步RS触发器 CPQn1S（CP＝1期间有效） 若RS0，则Qn10RS0（约束条件）若R0,S0，则Qn11若R1,S0，则Qn1Qn若RS，则QQ＝1处于不稳11定状态DQQ同步Ｄ触发器 DQQ特性方程Qn1D(CP=1期间有效)4.主从R-S触发器SCPRSQQRQQ特性方程Qn1SCPRSQQRQQRS0约束条件逻辑功能若RS0，CPQn10若RS1，CPQn11若R0,S0，CP作用后，Qn1Qn若R1,S1，CP作用后，处于不稳定状态Note:CP0110时5.主从JK触发器特性方程为：Qn1JQnKQn(CP作用后)JJQQKQ QK逻辑功能 CPKJK0，CPQn11JK1，CPQn10若J1,K0，CP作用后，Qn1Qn(保持)若J1,K1，CP作用后，Qn1Qn(翻转)7.边沿触发器边沿触发器指触发器状态发生翻转在CP产生跳变时刻发生，边沿触发器分为：上升沿触发和下降沿触发12DQDQQQ边沿Ｄ触发器 CPQ①上升沿Ｄ触发器其特性方程Qn1D(CP上升沿到来时有效)②下降沿Ｄ触发器DQDQQ其特性方程Qn1D(CP下降沿到来时有效) CPQJK触发器①上升沿JK触发器其特性方程Qn1JQnKQn

QJQKJQKQ(CP上升沿到来时有效)②下降沿JK触发器其特性方程Qn1JQnKQnＴ触发器

(CP下降沿到来时有效) JJQJQQKQ QCP1TQ1TQQT其特性方程Qn1TQn(CP上升沿到来时有效) CP②下降沿Ｔ触发器1TQQ其特性方程:Qn1TQn(CP下降沿到来时有效)1TQQCP0.由于所用触发器为下降沿触发的Ｄ触发器，其特性方程为Qn1D＝Qn(CP下降沿到来时)Ｂ=CP＝AQn时刻之前Q1Q＝0，Ａ＝0n n CP=B=00=0t1时刻到来时Q0，Ａ＝1n13CP=B=10=1 Qn0不变2t时刻到来时Ａ＝0，Qn0，故B=CP=0，当CP由1变为02Qn1Qn＝0＝1当Qn11，而A=0CP=13t时刻到来时，A=1Qn1CP=AQn=03当CP＝0时，Qn1Qn＝0当Qn10A=1CPAQn=1QAB=1DQQAB=1DQQAQQBCPt4图Ａ 图ＢCD示,试画出Ｑ及Ｂ端的波形当特性方程Qn1D＝Qn（CP下降沿有效）1t时刻之前，A=0,Q=0,CP=B=AQn11t1时刻到来时Ａ＝1，

Qn0CP=BAQn100当CP由1变为0时，Qn1Qn＝1当Qn＝1时，由于A=1,故CP＝11，Qn不变2t时刻到来时，Ａ＝0Qn＝1CP=BA102此时，CP10Qn1Qn当Qn＝0时，由于Ａ＝0CP=03tA=1，而Qn＝0CP＝AQn0314当CP由1变为0时，Qn1Qn＝1当Ｑ＝1时，由于Ａ＝1，故ＣＰ＝Ｂ＝111QAB=DQAB=DQQQAQCPBAQCP图C 图DCP0.&&JCPKJQQKQQ>=1BCP解：由题意该触发器为下降沿触发器JK触发器其特性方程Qn1JQnKQn（CP下降沿到来时有效）其中JAB

KAB

t1 t2 t3 t4 t5cp由JK触发器功能： AJ=1,K=0 CP作用后

B1 JKJ=0,K=0 CP作用后Qn10 QJ=0,K=0 CP作用后Qn1QnJ=1,K=1 CP作用后Qn1Qn第6章 时序逻辑电路分类15一、时序逻辑电路分类辑电路通常由组合逻辑电路和存贮电路两部分组成。二、同步时序电路分析分析步骤：①确定电路的组成部分②确定存贮电路的即刻输入和时序电路的即刻输出逻辑式③确定电路的次态方程④列出电路的特性表和驱动表⑤由特性表和驱动表画出状态转换图⑥电路特性描述。例：分析如下图示同步时序电路的逻辑功能AZQ0Q0Q1Q1CPFF0FF11T1T&&解：①确定电路的组成部分该电路由2个上升沿触发的T触发器和两个与门电路组成的时序电路：ToA对于FF：TAQn时序电路的即刻输出：

1 o 0IAQnQn1 0③确定电路的状态方程16对于FFQn1AQn0 0 0对于FFQn1AQnQn1 1 0 1④列出状态表和真值表由于电路有2个触发器，故可能出现状态分别为00、01、10、11设 SQnQn0 00SQnQn011 0 0SQnQn102 1 0SQnQn113 1 0nQnQ1nQ0Qn+1Qn+1z1 0A=0 A=10000010010101001010011011110001nQ1nQ0n+1n+1zQ1Q0A=0 A=1S0S00S10S1S10S20S2S20S30S3S30S01⑤电路状态图为Q1Q1Q0AZ00S00010S11110S310S2000⑥电路的特性描述4A=1CPCP00Y下降沿可用于触发器进位操17作，当A=0时停止计数。例：试分析下图示电路的逻辑功能DDQQCPRdDQQDQQFF0 FF1 FF2解：①确定电路的组成部分该电路由3个上升沿触发的D触发器组成②确定电路的太方程对于FFQn1DQn（CP上升沿到来有效）0 0 0 2对于FFQn1DQn（CP上升沿到来有效）1 1 1 0对于FFQn1DQn（CP上升沿到来有效）2 2 2 1③列出状态转换真值表SS1S3S3S4S7S0S6S7S4S6S2S5S5S2S1S0n+1 n+1 n+1Q2 Q1 Q0nQ0nQ1nQ21 1 01 1 11 0 01 1 00 1 01 0 10 0 00011 1 10 1 11 0 10100 1 10 0 10 0 10 0 0n+1 n+1 n+1Q2 Q1 Q0nQ0nQ1nQ2④由状态表转换真值表画出如下图示状态图S0S1S3S4S6S7S2S5S0、S1、S3、S7、SS0S1S3S4S6S7S2S5有效循环 无效循环18⑤逻辑功能分析由状态图可以看出，此电路正常工作时，每经过6个时钟脉冲作用后，2三、同步时序电路设计同步时序设计一般按如下步骤进行：根据设计要求画出状态逻辑图；状态化简；状态分配；选定触发器的类型，求输出方程、状态方程和驱动方程；根据方程式画出逻辑图；nQ2nQ1n+1nQ2nQ1n+1Q2A=0n+1Q1YA=10001/011/00110/000/01011/001/01100/110/119解：输出方程。由于有效循环数N=4，设触发器个数为K,则2k≥4得到K=2.2JK程。n1 +1Q2 Q10 0 00 1 00 0 11 0 00 1 01 1 00 1 10 0 101 0 10 0 01 1 00 1 01nnQ1Q00010001A 000010001nn=0Qn1的卡偌图：nn0Q1Q0001100100110011

nQ0Q0Q1Qn1的卡偌图：1nnQ1Q001011010A 0101101001Qn1AQnQnnQnAQnQnnQn1 1 0 1 0 1 0 1 0=(AQn)Qn(AQnAQn)Qn0 0 1 0 0 1=（AQn)Qn(AQn)Qn0 1 0 1将Qn1Qn1 020Qn1（AQn)Qn(AQn)Qn分别写成JK触发器的标准形式：11Qn1J1

0 1 0 1QnKQnFFQn11Qn1Qn0 0 0 0得到J0=1,K0=1对于方程Qn1（AQn)QnAQn)Qn1 0 1 0 1J=AQn1 0K=AQn1 0画出逻辑图，选用上升沿触发的JK触发器1Q0Q11Q0Q1CPFF0FF11JC11K1JC11K&8Vcc(电源) 4Rd复位第八章 脉冲波形的变换与产555定时器及其应用电路结构及工作原理

控制电压5VCO

5KVR1 +

G1R & Q555定时器内部由分压器、电压比较器、RS锁存器（触发器）和集电极开路的三极管T等三部分组成，其内部结构及示意图如图22a)、22b)1818273555645图22b)引脚图

6VI12

5KVR2

1 CC-&1- & &1- CQ 3C2 输出

Vcc放电阀值

触发输入 +VI2 G2Vcc 7 5KT

G3 G4复位 控制电压

放电端在图22b）中，555定时器是8引脚芯卡，放电三极管为外接电路提供放电通路，在使用定时器时，该三极管集电极

地 图22a)555定时器的电路结构21（第7脚）一般要接上拉电阻，C1为反相比较器，C2为同相比较器，比较器的基准电压由电源电压VCC及内部电阻分压比决定，在控制VCO（第5脚）悬空时，V

2V 、V 1V ;3R2 3如果第5脚外接控制电压，则V V 、V

1V R端（4脚）R端加上低电平，

2 CO d d（3脚Rd端接高电平。由图22a)，G1和G2组成的RS触发器具有复位控制功能，可控制三极管T的导通和截止。由图22a)可知，当V>V（即V>2V

）时，比较器C输出V0i1

i1 31 R当V>V（即

1

）时，比较器C输出V1i2

i2 3CC 2 SRS触发器Q＝0G3输出为高电平，三极管T导通，输出为低电平（Vo0）当V<V（即V<2V

1V

时，比较器C输出高电平，V

1，Ci1

i1 3

i2 31 R 2输出为低电平VS0基本RS触发器Q＝1，G3输出为低电平，三极管T截止，同时G4输出为高电平。Rd VI1 VI2VO T的状态Rd VI1 VI2VO T的状态00导通12Vcc31Vcc30导通12Vcc31Vcc31截止123Vcc13Vcc1截止12Vcc31Vcc3不变不变

）时，比较器C输出V0

表２555定时器功能表i1

i1 31 R当V<V（即

1V

）时，比较器C输出V0i2

i2 32 SG1、G2输出Q＝1，Q1同进T截止，G4输出为高电平这样，就得到了表２所示555功能表。22应用555构成单稳态触发器其连接图如图23所示。若将其第2脚（Vi2）作为触发器信号的输入端，第8脚外接电阻R是第7脚;71C其工作原理如下：电源接通瞬间，电路有一个稳定的过程，即电源通过R向C充电，当VC上2

时，V为低电平，放电三极管和T导通，电容C放电，电路进入稳定3状态。

OR放电端VC

+5V8 4765553

VO VC

t3Vcc3触发输入 2VI2 1 5 tVOtwC tw图23用555定时器接成的单稳态触发器

t图24工作波形若触发输入端施加触发信号（V1V

，触发器翻转，电路进入暂稳态，i 3V输出为高电平，且放电三极管T截止，此后电容C充电至V2V

时，电O C 3路又发生翻转，VO为低电平，放电三极管导通，电容C放电，电路恢复至稳定状态。其工作波形如图24所示。twRCln31.1RC555构成施密特触发器

R1100K- +R310KVI

+5V8 46将555定时器的Vi1和Vi2两个输入端连在一起作为信号输入端，即可得到施密特触发器，25正弦波变成方