集成电路制造技术 （下篇共上中下3篇）

特殊字体双击安装安装后重启PPT请先安装字体集成电路制造技术集成电路制造技术JICHENGDIANLUZHIZAOJISHU——原理与工艺哈尔滨工业大学/田丽光刻技术第九章光刻技术JICHENGDIANLUZHIZAOJISHU9.1光刻掩模的制造第9章光刻技术CONTENTS9.2光刻胶9.3光学分辨率增强技术9.4紫外光曝光技术9.5其它曝光技术9.6光刻设备第9章光刻技术

掩模就是将设计好的特定几何图形通过一定的方法以一定的间距和布局做在基版上，供光刻工艺中重复使用。制造商将设计工程师交付的标准制版数据传送给图形发生器，图形发生器会根据该数据完成图形的产生和重复，并将版图数据分层转移到各层光刻掩模版（为涂有感光材料的优质玻璃板）上，称为制版。9.1光刻掩模的制造(A)电路图(B)版图(B)第9章光刻技术9.1.1光刻掩模的制造第9章光刻技术9.1光刻掩模的制造线路设计CAD计算机辅助设计、修改电子束光学方式电子束直接描写图形原型掩膜版步进对准机母掩膜版子掩膜版10:15:11:1掩膜版掩模板的制作流程1.制版工艺简介检验原图绘制初缩精缩兼分步重复复印阴版复印阳版修补做好的超微粒干版做好的超微粒干版、铬版、彩色版套准、检验、修补成品包装一般集成电路的制版工艺流程示意图第9章光刻技术9.1.1光刻掩模的制造1.制版工艺简介掩模版的基本构造注意：掩模版上的缺陷（掩模版图形本身的缺陷；附着在掩模版上的外来物）通常在掩模版上装一层保护膜第9章光刻技术9.1.3掩模板的基本构造及质量要求构成图形阵列的每一个微小图形要有高的图像质量，即图形尺寸要准确，尽可能接近设计尺寸的要求，且图形不发生畸变。图形边缘清晰、锐利，无毛刺，过渡区要小，即充分光密度区（黑区）应尽可能陡直地过渡到充分透明区（白区）。整套掩模中的各块掩模能很好地套准，对准误差要尽量地小。图形与衬底要有足够的反差（光密度差）。掩模应尽可能做到无“针孔”、“小岛”和划痕等缺陷。版面平整、光洁、结实耐用；版子要坚固耐磨，不易变形；图形应不易损坏。第9章光刻技术9.1.4掩模板的基本构造及质量要求9.2光刻胶光刻时接受图像的介质称为光刻胶。以光刻胶构成的图形作为掩膜对其它薄膜进行刻蚀，图形就转移到晶元表面的薄膜上，所以也将光刻胶称为光致抗蚀剂。光刻胶的作用：对于入射光有化学变化，保持潜像至显影，从而实现图形转移，即空间图像→潜像。抗蚀剂的作用；129.2光刻胶光刻胶组成感光材料胶的主体，又称光敏剂聚合物材料光的辐照下不发生化学反应，保证光刻胶薄膜的附着性和抗腐蚀性溶剂可以控制光刻胶机械性能9.2光刻胶光刻胶分类按曝光区在显影中被去除或保留来划分：正（性）胶负（性）胶按其用途划分：光学光刻胶电子抗蚀剂X-射线抗蚀剂9.2光刻胶9.2.1光刻胶的特征量灵敏度：又称光敏度，指最小曝光剂量E0抗蚀性耐酸、碱能力粘滞性流动特性的定量指标黏附性与硅、二氧化硅表面结合力的大小光刻胶的膨胀微粒数量和金属含量储存寿命

单位面积的胶曝光所需的光能量：mJ/cm2响应波长9.2光刻胶9.2.2光学光刻胶正胶和负胶进行图形转移示意图光刻胶UV辐照掩模版负胶正胶SiSiO2SiSiO2SiSiO2SiSiO2SiSiO2SiSiO29.2光刻胶1.正胶常用正胶为DQN，组成为光敏剂重氮醌(DQ)，碱溶性的酚醛树脂(N)，和溶剂二甲苯等。响应波长330-430nm，胶膜厚1-3μm，显影液是氢氧化钠等碱性物质。正胶IC主导9.2光刻胶2.负胶负胶多由长链高分子有机物组成：如由顺聚异戊二烯和对辐照敏感的交联剂，以及溶剂组成。响应波长330-430nm，胶膜厚度0.3-1μm，显影液二甲苯等。负胶二、光刻胶3.正、负胶比较正胶，显影容易，图形边缘齐，无溶胀现象，光刻的分辨率高，去胶也较容易。负胶显影后保留区的胶膜是交联高分子，在显影时，吸收显影液而溶胀，另外，交联反应是局部的，边界不齐，所以图形分辨率下降。光刻后硬化的胶膜也较难去除。负胶比正胶抗蚀性强。9.3光学分辨率增强技术移相掩模技术（phaseshiftmask)离轴照明技术(off-axisillumination)光学邻近效应校正技术(opticalproximitycorrection)光瞳滤波技术（pupilfilteringtechnology）9.3光学分辨率增强技术9.3.1移相掩膜技术(PhaseshiftingMask,PSM)d铬膜石英移相层移相掩膜的结构示意图原理：在掩膜版上的某些透明图形上增加或减少一个透明的介质层，称移相器，使光波通过介质层后产生180°的相位差，与邻近透明区域透过的光波产生干涉，从而抵消图形边缘的光衍射效应，提高曝光分辨率。图形尺寸缩小到深亚微米，使用移相掩膜技术-----最有希望拓展光学光刻分辨率的技术之一。9.3光学分辨率增强技术附加材料造成光学路迳差异，达到反相MaskAmplitudeofMaskAmplitudeatwaterIntensityatWater180°PhaseShift通过移相层后光波与正常光波产生的相位差d——移相器厚度；n——移相器介质的折射率；λ——光波波长。9.3.1移相掩膜技术(PhaseshiftingMask,PSM)9.3光学分辨率增强技术移相掩模的主要类型有交替式PSM衰减型PSM边缘增强型PSM无铬PSM混合PSM9.3.1移相掩膜技术(PhaseshiftingMask,PSM)9.3光学分辨率增强技术9.3.2离轴照明技术

离轴照明技术是指在投影光刻机中所有照明掩模的光线都与主光轴方向有一定夹角，照明光经过掩模衍射后，通过投影光刻物镜成像时，仍无光线沿主光轴方向传播。离轴照明实现方式：环形照明四极照明两极照明1.Annularill.2.Quadrupoleill.3.Dipoleill.9.3光学分辨率增强技术可以减小对分辨率的限制、增加成像的焦深是被认为最有希望拓展光学光刻分辨率的一种技术之一9.3.2离轴照明技术9.3光学分辨率增强技术9.3.3光学邻近效应校正技术

光学邻近效应是指在光刻过程中，由于掩模上相邻微细图形的衍射光相互干涉而造成像面光强分布发生改变，使曝光得到的图形偏离掩模设计所要求的尺寸和形状。光刻图形的特征尺寸越接近于投影光学光刻系统的极限分辨率时，邻近效应就越明显。光学邻近效应校正的种类有线条偏置法形状调整法加衬线法微型灰度法9.3光学分辨率增强技术9.3.4光瞳滤波技术光瞳滤波技术就是利用滤波器适当调整投影光学光刻成像系统的光瞳处掩模频谱的零级光与高频光的振幅或相位的关系，使高频光部分尽量多的通过，减少低频光的通过，从而提高光刻图形成像对比度，达到提高光刻分辨率和增大焦深的目的。光瞳滤波的种类有：振幅滤波相位滤波复合滤波9.4紫外光曝光技术光源：主要是UV，DUV水银弧光灯：准分子激光DUV光源：KrF248nm

0.35-0.18µm工艺；ArF193nm，可用于130-7nm工艺；i线365nm；h线405nm；g线436nm曝光光源类型演变历程EUV光源：13.5nm，可用于7-3nm或更小特征尺寸工艺9.4紫外光曝光技术接触式曝光接近式曝光投影式（步进）曝光1:1曝光系统4或5倍缩小曝光系统9.4紫外光曝光技术接近式曝光S≈5

μm透镜光源掩模版硅片接近式曝光装置示意图9.4紫外光曝光技术接近式曝光接近式BECLaθB`E`sΔxGG`-2λ/a-λ/a0+2λ/a+λ/a接近式曝光衍射示意图s≥5µm，λ=400nm，a≥

2µm，R=250/mm。只能用于3µm工艺9.4紫外光曝光技术投影式曝光掩模板投影系统硅片支架支架对准系统光源投影光刻系统示意图Da投影曝光原理示意图两像点能分辨最小间隔数值孔径NA在0.2-0.45之间，取0.4λ=400nm,δy=0.61μm9.5其它曝光技术电子束光刻X-射线光刻离子束光刻新技术展望9.5其它曝光技术9.5.1电子束光刻电子束曝光是用低功率密度的电子束直接描画或投影照射电致抗蚀剂，经显影后在抗蚀剂中产生图形的一种微细加工技术。它的特点是分辨率高、图形产生与修改容易、制作周期短。电子束光刻已应用于制造高精度掩模版、移相掩膜版和x射线掩模版。9.5其它曝光技术9.5.1电子束光刻电子束扫描方向光刻胶衬底实际光刻胶图像电子束散射效应示意图理想线CBA电子束曝光过程中的邻近效应示意图电子束的散射有前向散射和背散射，背散射角大，是造成邻近效应的主要原因9.5其它曝光技术9.5.2X射线光刻以高强度的电子束轰击金属靶材，使其发射X射线，X射线作为曝光光源。掩膜版：为了X-射线能够透过，掩膜版很薄，对X射线透明的Si、SiN、BN和聚酯薄膜为基片在上面淀积金薄膜。电子束制版方法制备掩膜版。9.5其它曝光技术9.5.2X射线光刻光源光谱掩模版圆片dDSWWrSdSdxx几何畸变X射线曝光系统图形畸变示意图影响分辨率的不是衍射，而是半阴影和几何畸变。9.5其它曝光技术9.5.2X射线光刻在电子抗蚀剂中加入铯、铊等，能增加抗蚀剂对X-射线的吸收能力，可以使之作为X-射线抗蚀剂。吸收体(Au,W,Ta)薄膜(BN,Si3N4,Si,SiC)衬底(Si芯片)框架IBMX射线掩膜版9.5其它曝光技术9.5.3离子束光刻利用离子本身具有的能量来实现各种工艺目的；离子束光刻采用液态原子或液态原子电离后形成的离子通过电磁场加速及电磁透镜的聚焦或准直后对光刻胶进行曝光。离子束注入，是利用元素离子本身所具有的化学性质--掺杂效应，通过将高能杂质离子注入到半导体晶体表面，以改变晶体表面的化学性质和物理性质；离子能量在10keV以下时，离子束常被用来作为离子束刻蚀和离子束外延；当能量在几十至70keV时，则被用作离子束曝光。9.5其它曝光技术9.5.3离子束光刻金属离子源质量分离器下透镜基体上透镜引流管多通道平台CVD喷嘴聚焦离子束系统截面示意图9.5其它曝光技术9.5.4浸入式光刻全氟聚烷基醚油用水替代空气9.5其它曝光技术9.5.5新技术展望1.多重图案曝光技术多重图案曝光技术是为提高光刻技术的特征密度而开发的一种技术；用于10nm和7nm节点半导体工艺及以上。自对准双重图案(SADP)：最简单的多重图案工艺是双重图案，它将特征密度提高了两倍；9.5其它曝光技术将SADP加倍可以得到四重图案化工艺(SAQP)。193nm浸没式光刻的SADP可以实现20nm的半间距分辨率，但是SAQP可以实现~10nm的半间距分辨率。多重图案理论上是可以实现7nm节点工艺制程，但是需要的光罩数量非常多，工艺复杂，量产难度大。反射镜由吸收体和非吸收体形成图案；9.5其它曝光技术极紫外光刻（EUV）EUV的工作原理如下激光对准氙气喷嘴，使氙气等离子化，电子逃逸，从而发出波长为13.5nm的光；光进入聚光器，汇聚并照到掩模反射镜上；掩模上的图案被反射到四到六个曲面反射镜上，从而将图像微缩，并将图像聚投到硅衬底上。9.5其它曝光技术定向自组装（DSA）定向自组装（directedself-assembly，DSA）与掩模定义图案的大多数光刻技术不同，它利用嵌段共聚物（BCP）形态来创建线条、空间和孔图案，有助于更准确地控制特征形状。9.5其它曝光技术纳米压印光刻光学无掩模光刻示意图9.5其它曝光技术无掩模光刻(ML2)马尔文激光光调制器分光镜透镜透镜空间滤波器准分子脉冲激光干涉仪分光镜干涉仪YPCSXPCS带电粒子无掩模光刻示意图电子束源聚光器5keV可编程掩模缩小200倍投影100keV工作台扫描一、

概述2.2离子注入相关理论基础1.核碰撞四级标题字体：正文中文：思源黑体CNMedium思源黑体CNNormal英文：TimesNewRomanCambriaMath基础字号：28

色调：一级标题二级标题三级标题请老师确认模板中使用的元素是否符合需求可用使用四级标题备注：封面为了效果更突出，用了思源宋体，如果不需要可以直接更换为思源黑体即可特殊字体双击安装安装后重启PPT请先安装字体集成电路制造技术集成电路制造技术JICHENGDIANLUZHIZAOJISHU——原理与工艺哈尔滨工业大学/田丽刻蚀技术刻蚀技术第10章JICHENGDIANLUZHIZAOJISHU10.1概述刻蚀技术(etchingtechnique)是在半导体工艺，按照掩模图形或设计要求对半导体衬底表面或表面覆盖薄膜进行选择性腐蚀或剥离的技术。刻蚀技术包含了所有将材质表面均匀移除或是有选择性地部分去除的技术，可大体分为湿法刻蚀（WetEtching）干法刻蚀（DryEtching）保真度（Profile）选择比（Selectivity）均匀性（Uniformity）清洁性10.1概述ULSI对图形转移要求：保真度(a)槽(b)槽(c)线条掩膜被刻蚀材料衬底材料刻蚀后图形的常见情况保真度即各向异性程度，用A表示：各向同性腐蚀A=0；各向异性腐蚀A=1保真度：0<A<1Vl----侧向腐蚀速度Vv—纵向腐蚀速度一般Vv>Vl>010.1概述9.1概述均匀性均匀性假设要腐蚀薄膜平均厚度为h，硅片上各处厚度变化因子0≤δ≤1设腐蚀平均速度为V，腐蚀速率变化因子0＜ξ＜1最大腐蚀时间tmax；最小腐蚀时间tmin优化设定刻蚀时间，防止出现过腐蚀，未腐蚀现象10.1概述10.2湿法刻蚀

湿法腐蚀是化学腐蚀，晶片放在腐蚀液中（或喷淋），通过化学反应去除窗口薄膜，得到晶片表面的薄膜图形。反应物质扩散到被刻蚀薄膜的表面反应物与被刻蚀薄膜反应反应后的产物从刻蚀表面扩散到溶液中，并随溶液排出。湿法刻蚀大概可分为三个步骤：硅的湿法刻蚀承载硅片的花篮湿法刻蚀设备湿法腐蚀特点湿法腐蚀工艺简单，无需复杂设备保真度差，腐蚀为各向同性，A=0，图形分辨率低选择比高均匀性好清洁性较差10.2湿法刻蚀湿法刻蚀参数参数说明控制难度浓度溶液浓度，溶液各成份的比例最难控制，因为槽内的溶液的浓度会随着反应的进行而变化时间硅片浸在湿法化学刻蚀槽中的时间相对容易温度湿法化学刻蚀槽的温度相对容易搅动溶液的搅动适当控制有一定难度批数为了减少颗粒并确保适当的浓度强度，一定批次后必须更换溶液相对容易10.2湿法刻蚀10.2.1硅的湿法腐蚀各向同性腐蚀Si+HNO3+6HF→H2SiF6+HNO2+H2O+H2反应方程式如下：各向同性湿法腐蚀（搅拌）SiO2掩模各向同性湿法腐蚀（无搅拌）掩模形状与搅拌对各向同性腐蚀影响的横截面示意图注：对硅来说，这是一类可选择的腐蚀剂，对于玻璃，一般来说只有这一种湿法腐蚀类型10.2湿法刻蚀硅的各向异性腐蚀技术各向异性(Anisotropy)腐蚀液通常对单晶硅(111)晶相与(100)晶相的腐蚀速率差别很大（1：400）；各向异性腐蚀Si+2KOH+H2O→K2SiO3+H2O(a)通过（100）晶面上窗口图形腐蚀(b)通过（110）晶面上窗口图形腐蚀硅的各向异性腐蚀10.2湿法刻蚀无机腐蚀液：KOH,NaOH,LiOH,NH4OH等；有机腐蚀液：EPW、TMAH和联胺等。腐蚀液：氢氧化钾(KOH)系列溶液；EPW(E：乙二胺，P：邻苯二酚，W：水)系列溶液。常用体硅腐蚀液：各向异性腐蚀液10.2湿法刻蚀硅以及硅化合物的典型腐蚀速率材料腐蚀剂腐蚀速率硅在<100>晶向KOH0.25-1.4μm/min硅在<100>晶向EDP0.75μm/min二氧化硅KOH40-80nm/h二氧化硅EDP12nm/h氮化硅KOH5nm/h氮化硅EDP6nm/h10.2湿法刻蚀各向同性腐蚀及各向异性腐蚀10.2.2二氧化硅的湿法腐蚀影响刻蚀质量的因素主要有：黏附性光刻胶与SiO2表面黏附良好，是保证刻蚀质量的重要条件二氧化硅的性质12二氧化硅中的杂质3刻蚀温度4刻蚀时间59.2湿法刻蚀10.2湿法刻蚀10.2.3氮化硅的湿法腐蚀加热180℃的H3PO4溶液或沸腾HF刻蚀Si3N4刻蚀速率与Si3N4的生长方式有关10.2.4铝的湿法腐蚀10.2湿法刻蚀10.2.5铬的湿法腐蚀1.酸性硫酸高铈刻蚀硫酸高铈易水解2.碱性高锰酸钾刻蚀3.酸性锌接触刻蚀10.2湿法刻蚀10.3干法刻蚀技术干法刻蚀是应用等离子技术的腐蚀方法，刻蚀气体在反应器中等离子化，与被刻蚀材料反应（或溅射），生成物是气态物质，从反应器中被抽出。干法刻蚀是ULSI的标准腐蚀工艺。无钻蚀现象，各向异性腐蚀能力强，腐蚀的选择比高，使光刻分辨率高。对湿法腐蚀难的薄膜如氮化硅等可以进行干法腐蚀。能够进行自动化操作。无湿法腐蚀的大量酸碱废液。优点干法刻蚀特点保真度好，图形分辨率高；湿法腐蚀难的薄膜如氮化硅等可以进行干法刻蚀。与湿法腐蚀比较，优点：清洁性好，气态生成物被抽出；无湿法腐蚀的大量酸碱废液。缺点设备复杂选择比不如湿法10.3干法刻蚀技术干法刻蚀的方式依据等离子放电条件、反应气体、系统的不同，有多种干法刻蚀方式。溅射刻蚀（SputterEtching）物理性刻蚀等离子体刻蚀（PlasmaEtching）化学性刻蚀反应离子刻蚀（ReactiveIonEtching，RIE）物理化学性刻蚀9.3干法刻蚀技术物理性刻蚀包括溅射刻蚀和离子束铣蚀。等离子体中的离子或高能原子对衬底进行轰击，溅射出衬底原子，形成掩蔽膜图形。溅射刻蚀高能离子束对衬底进行轰击，撞击出衬底原子，形成掩蔽膜图形离子束铣蚀1.物理性刻蚀9.3干法刻蚀技术10.3干法刻蚀技术化学性刻蚀利用等离子体中的化学活性原子团与被刻蚀材料发生化学反应，从而实现刻蚀目的。由于刻蚀的核心还是化学反应(只是不涉及溶液的气体状态)，因此刻蚀的效果和湿法刻蚀有些相近，具有较好的选择性，但各向异性较差。2.化学性刻蚀9.3干法刻蚀技术10.3干法刻蚀技术RIE是等离子化学性刻蚀和溅射物理性刻蚀现象同时作用的刻蚀，实际是离子辅助刻蚀。反应离子刻蚀目前，RIE是在IC中采用最多的刻蚀方法。3.物理化学性刻蚀9.3干法刻蚀技术10.3干法刻蚀技术RIE刻蚀特点保真度优于化学性刻蚀，但不如物理性刻蚀。选择比优于物理性刻蚀，但不如化学性刻蚀RIE刻蚀后在衬底上留有残余损伤。9.3干法刻蚀技术10.3干法刻蚀技术10.3.1刻蚀参数干法刻蚀的主要刻蚀参数有以下几个方面：刻蚀速率----负载效应均匀性选择比侧壁聚合物反应刻蚀过程中，刻蚀的速率往往随着刻蚀面积的增大而减小的现象称为负载效应9.3干法刻蚀技术10.3干法刻蚀技术1.刻蚀速率不同刻蚀方法，影响刻蚀速率的主要因素不同。离子能量和入射角气体成分气体流速其它影响因素3.1刻蚀参数9.3干法刻蚀技术10.3干法刻蚀技术2.选择比氧化硅氮化硅SR＝Ef/Er

式中，Ef=被刻蚀材料的刻蚀速率；Er=掩蔽层材料的刻蚀速率（如光刻胶）。10.3.1刻蚀参数9.3干法刻蚀技术10.3干法刻蚀技术高分子层掺杂的SiO2层场氧化层Si衬底干法刻蚀SiO2形成接触窗口示意图nnSiO2Si相对刻蚀速率CF4等离子体中加入O2对刻蚀速率的影响氧组分如何提高Si/SiO2刻蚀选择性？10.3干法刻蚀技术10.3.2SiO2,Si的刻蚀增加氢增加氧刻蚀气体中的F与C的比例F/C比与刻蚀反应的关系刻蚀区高分子区表面偏压/VCF4中H2的百分比CF4等离子体中加入H2对刻蚀速率的影响射频功率0.26W/cm2压强4.7Pa流速28sccm腐蚀速率/(Åmin-1)10.3干法刻蚀技术10.3.2SiO2,Si的刻蚀加入O2，SiO2,Si的刻蚀速率都提高，选择比下降；加入H2，SiO2,Si的刻蚀速率都下降，选择比提高，SiO2

刻蚀速率下降很少。SiO2,Si的刻蚀用CF4作为刻蚀剂，为提高选择比在等离子体中加入其他气体成份当前SiO2用CHF3加少量O2刻蚀，用SF6和NF3来提高氟含量。10.3干法刻蚀技术10.3.2SiO2,Si的刻蚀多晶硅金属多晶硅化物：WSi2、TiSi2多晶硅化金属的刻蚀需分两步进行，因为刻蚀多晶硅比金属硅化物的速率快得多；应避免多晶硅侧壁被刻蚀。先用CF4,SF6,Cl2或HCl刻金属硅化物；再用Cl2+Ar刻多晶Si使用氯化物、溴化物的等离子体对多晶硅是各向异性刻蚀；氟化物对多晶硅是各向同性刻蚀10.3干法刻蚀技术10.3.3多晶硅的干法刻蚀Si-N键强度介于Si-O、Si-Si之间，刻蚀SiO2的气体可用于氮化硅的刻蚀。LPCVDSi3N4

作为选择性氧化掩模，CF4，或CF4(+O2

、SF6、NF3)作为刻蚀气体。PECVDSi3N4作为器件保护膜，刻蚀压焊点窗口用CF4+O2作为刻蚀气体。10.3干法刻蚀技术10.3.4氮化硅的干法刻蚀铝、铝合金含氯气体CCl4

，BCl3，SiCl4或混合气注意：铝表面的氧化层；反应室内水汽的排出；刻蚀后的腐蚀钼、钽、钨、钛等金属含氟的刻蚀剂(CF4+O2)铬、金、铂等金属含氯气体刻蚀剂10.3干法刻蚀技术10.3.4常用金属的干法刻蚀一、

概述2.2离子注入相关理论基础1.核碰撞四级标题字体：正文中文：思源黑体CNMedium思源黑体CNNormal英文：TimesNewRomanCambriaMath基础字号：28

色调：一级标题二级标题三级标题请老师确认模板中使用的元素是否符合需求可用使用四级标题备注：封面为了效果更突出，用了思源宋体，如果不需要可以直接更换为思源黑体即可特殊字体双击安装安装后重启PPT请先安装字体集成电路制造技术集成电路制造技术JICHENGDIANLUZHIZAOJISHU——原理与工艺哈尔滨工业大学/田丽工艺集成JICHENGDIANLUZHIZAOJISHU第11章金属及金属性材料在芯片上的应用被称为金属化，形成的整个金属及金属性材料结构称金属化系统。金属化材料可分为三类：互连材料指将同一芯片内的各个独立的元器件连接成为具有一定功能的电路模块；接触材料是指直接与半导体材料接触的材料以及提供与外部相连的连接点；12MOSFET栅电极材料是作为MOSFET器件的一个组成部分，对器件的性能起着重要作用。311.1金属化与多层互连布线材料有低的电阻率和良好的稳定性；布线应具有强的抗电迁移能力；布线材料可被精细刻蚀，并具有抗环境侵蚀的能力；布线材料易于淀积成膜，粘附性要好，台阶覆盖要好，并有良好的可焊性。集成电路对互连布线有以下要求：11.1.1布线技术11.1金属化与多层互连铝的应用优点导电性好；与p+Si、n+Si(>5*1019)或Poly-Si能形成欧姆接触；光刻性好；黏附性好；易淀积，刻蚀；铝表面有致密稳定的氧化铝。缺点抗电迁移性差；有尖楔现象；台阶覆盖性较差；耐腐蚀、稳定性较差。工艺EB蒸镀，磁控溅射，退火来提高粘附性和减小与Si的接触电阻。11.1金属化与多层互连铝的应用Si在Al薄膜中的扩散系数比在Al晶体中大退火温度400~500℃Al与Si表面的SiO2发生反应SiO2+4Al→3Si+2Al2O3优点Al/Si接触电阻降低；改善Al引线与下面的SiO2黏附性11.1金属化与多层互连1.电迁移现象小丘组织空洞组织在大电流密度作用下金属化引线的质量输运现象。质量输运沿电子流方向，结果在一方形成空洞，另一方形成小丘。中值失效时间MTF指50%互连线失效的时间：11.1金属化与多层互连电迁移效应解决方法（一）Al膜结构的影响和“竹状”结构的选择“竹状”结构的Al引线，可使MTF值提高二个数量级(1)“竹状”结构(2)常规结构不同铝引线薄膜截面结构11.1金属化与多层互连电迁移效应解决方法（续）采用适当工艺淀积Al膜EB蒸镀的Al的晶粒的优选晶向为（111），比溅射Al薄膜MTF大2-3倍。；Al-Cu(Al-Si-Cu)合金；加入1-2％Si和4％Cu，这些杂质在铝的晶粒间界分凝，可降低铝原子在晶粒间界的扩散系数，使MTF值提高一个量级。三层夹心结构：在两层铝薄膜之间增加一个约500Å的过渡金属层(如Ti，Hf，Cr或Ta等)11.1金属化与多层互连2.稳定性硅在铝中具有一定的固溶度，若芯片局部形成“热点”，硅会溶解进入铝层中，致使硅片表面产生蚀坑，进而出现尖楔现象，造成浅结穿通。克服这种影响的主要方法：选择与半导体接触稳定的金属类材料作为阻挡层在金属铝中加入少量半导体硅元素，使其含量达到或接近固溶度10.1金属化与多层互连尖楔现象T＝500℃，t＝30min，A＝44μm2，w=5μ

m，d＝1μ

m．z=0.3μm

。由Al/Si接触的物理现象引起：Si在Al中的溶解度较高、扩散系数较大；11.1金属化与多层互连尖楔现象的解决方法采用Al-Si或Al-Si-Cu合金注意：Si的分凝问题A1多晶硅SiO2A1多晶硅SiO2A1多晶硅SiO2多晶硅SiO2再结晶铝-掺杂多晶硅双层金属化结构必须为A1-重磷(砷)掺杂多晶硅结构，磷(砷)在多晶硅晶粒间界中分凝，使晶粒间界中的硅原子的自由能减小，降低了这些硅原子在铝中的溶解度。A1-未掺杂多晶硅接触，在退火过程中硅原子的溶解、输运、再结晶过程11.1金属化与多层互连尖楔现象的解决方法（续）铝-阻挡层结构：Al/阻挡层/Al-Si-CuAl/TiN/CoSi2多层欧姆接触(b)Al/CoSi2和Al/TiN/CoSi2结构p-n结漏电流的对比漏电流/(μA)作用时间/hAl-阻挡层结构11.1金属化与多层互连11.2集成电路中的隔离IC是将多个元件如晶体管、电阻、电容等，集成在一个芯片上，各个元件间必须进行电隔离。电隔离工艺是由多个单项工艺组的工艺模块。当前常用的隔离工艺有四种：PN结隔离场区隔离绝缘介质隔离沟槽隔离P+-SiP-SiN-SiN+-SiSiO2隔离岛隔离墙pn结隔离11.2集成电路中的隔离pn结隔离特点、用途工艺成熟，方法简单，成品率高，实现了平面隔离。pn结有反向漏电现象，反向漏电受温度、辐射等外部环境影响大，12密度低，有寄生电容。3用途：双极型集成电路多采用pn结隔离，各元件作在隔离岛上，由隔离墙形成的pn结隔离；一些其它低密度的、低成本的IC。11.2集成电路中的隔离场区隔离是栅氧的7-10倍厚P-Si“场”氧寄生的厚氧MOSFETMOSFET及相邻的寄生场效应晶体管示意图MOS电路无pn结隔离，集成度高，但会形成寄生场效应晶体管；11.2集成电路中的隔离防止方法之一就是提高寄生管的开启电压。工艺措施：增加场区二氧化硅层的厚度；增大氧化层下沟道的掺杂浓度，形成沟道阻挡层。场区隔离方法----局部氧化（LOCOS,LocalOxidationofSilicon）分立器件的氧化工艺是在整个硅片表面制备二氧化硅薄膜，而集成电路工艺中的氧化有时是在局部进行，如MOS型电路中以氮化硅作为掩蔽膜的局部氧化技术。11.2集成电路中的隔离P-Si局部氧化隔离（LOCOS工艺）硅衬底硅衬底硅衬底氧化淀积氮化硅Si3N4注入B硅衬底SiO2SiO2氧化鸟嘴去除氮化硅P+11.2集成电路中的隔离鸟嘴现象厚为0.5-0.6um的场氧化层约有0.5um的鸟嘴。鸟嘴区属于无用的过渡区，既不能作为隔离区，也不能作为器件区，这对提高集成电路的集成度极其不利；同时场氧化层的高度对后序工艺中的平坦化也不利。

11.2集成电路中的隔离侧墙掩蔽隔离工艺热生长SiO211.2集成电路中的隔离浅槽隔离shallowtrenchisolation,STI浅槽隔离工艺流程淀积保护层(Si3N4)+缓冲层(SiO2)光刻/刻蚀隔离区刻蚀沟槽Si3N4SiO2SiSi器件区隔离区刻蚀沟槽CVD淀积氧化层CMP去除Si3N4和多余SiO2及保护层11.2集成电路中的隔离深槽隔离(Deeptrenchisolation,DTI)固定宽度的深槽：最小的N+/P+间隔对刻蚀工艺要求严格：侧壁光滑；夹角不大于85°11.2集成电路中的隔离介质隔离Dielectricisolation器件隔离的理想方法是将每个器件都完全包在绝缘材料中---SOI技术介质隔离层SiO2

、Si3N4对温度、辐射不敏感，介质隔离电路耐高温、抗辐射能力强。集成密度高，无寄生电容。介质隔离工艺较为繁杂，成品率较低。多晶硅介质隔离（DI）技术工艺11.2集成电路中的隔离11.3CMOS集成电路工艺集成CMOSIC的基本工艺模块阱在衬底上形成的、掺杂类型与硅衬底相反的区域栅电极双掺杂多晶硅栅工艺保证对称性源漏结构轻掺杂（LDD：LowDopingDrain）；源漏扩展结构（S/DExtension）；晕环（Halo）或袋状（Pocket）结构自对准和接触自对准指利用单一掩模版在硅片上形成多层自对准结构；利用硅化物（TiSi2，CoSi2，NiSi2，WSi2）形成良好的欧姆接触，以减少串联电阻11.3CMOS集成电路工艺集成CMOS反相器电路等效电路热氧化层磷硅玻璃氮化硅多晶硅热氧化层铝外延层n+衬底n+p阱p+n阱(c)CMOS集成电路一般采用(100)晶向的硅形成N阱初始氧化淀积氮化硅层光刻1版，定义出N阱反应离子刻蚀氮化硅层N阱离子注入，注磷、砷CMOS反相器电路形成P阱去掉光刻胶在N阱区生长厚氧化层，其它区域被氮化硅层保护而不会被氧化去掉氮化硅层P阱离子注入，注硼CMOS反相器电路推阱退火驱入----阱深度应确保源和漏不使阱在垂直方向完全耗尽。去掉N阱区的氧化层CMOS反相器电路形成场隔离区生长一层薄氧化层淀积一层氮化硅光刻场隔离区，非隔离区被光刻胶保护起来反应离子刻蚀氮化硅场区离子注入热生长厚的场氧化层去掉氮化硅层、薄氧化层CMOS反相器电路形成多晶硅栅生长栅氧化层淀积多晶硅光刻多晶硅栅刻蚀多晶硅栅CMOS反相器电路形成N、P管源漏区光刻，利用光刻胶将PMOS区保护起来离子注入磷或砷，形成N管源漏区光刻，利用光刻胶将NMOS区保护起来离子注入硼，形成P管源漏区CMOS反相器电路形成硅化物淀积氧化层反应离子刻蚀氧化层，形成侧壁氧化层淀积难熔金属Ti或Co等低温退火，形成TiSi2或CoSi去掉氧化层上的没有发生化学反应的Ti或Co高温退火，形成低阻稳定的TiSi2或CoSi2CMOS反相器电路形成接触孔化学气相淀积硼磷硅玻璃层退火和致密光刻接触孔反应离子刻蚀硼磷硅玻璃，形成接触孔CMOS反相器电路形成钨塞淀积金属钨(W)，形成钨塞CMOS反相器电路形成第一层金属淀积金属层，如Al-Si、Al-Si-Cu合金等光刻第一层金属版，定义出连线图形反应离子刻蚀金属层，形成互连图形CMOS反相器电路形成穿通接触孔等离子加强的TEOS淀积(PETEOS)通过化学机械抛光进行平坦化光刻穿通接触孔版反应离子刻蚀绝缘层，形成穿通接触孔CMOS反相器电路形成第二层金属淀积金属层，如Al-Si、Al-Si-Cu合金等光刻第二层金属版，定义出连线图形反应离子刻蚀，形成第二层金属互连图形合金CMOS反相器电路形成钝化层在低温条件下(小于300℃)淀积氮化硅光刻钝化版刻蚀氮化硅，形成钝化图形CMOS反相器电路测试、封装完成集成电路的制造工艺CMOS反相器电路11.4双极集成电路优势：高速，驱动力强缺点：功耗大，集成度差基本工艺：在器件之间制备电隔离区----TTL，STTL,线性/ECL电路器件之间自然隔离的双极IC工艺----I2L（集成注入逻辑）电路1211.4双极集成电路制作埋层砷注入衬底P-SiSiO2初始氧化，热生长厚度约为0.5-1μm的氧化层光刻1#版(埋层版)，利用RIE技术将光刻窗口中的氧化层刻蚀掉，并去掉光刻胶进行大剂量As+注入并退火，形成n+埋层11.4双极集成电路生长n型外延层n外延层n+

埋层利用HF腐蚀掉硅片表面的氧化层将硅片放入外延炉中进行外延，外延层的厚度和掺杂浓度一般由器件的用途决定11.4双极集成电路形成横向氧化物隔离区光致抗蚀剂Si3N4SiO2n型外延层P热生长一层薄氧化层，厚度约50nm淀积一层氮化硅，厚度约0.1μm光刻2#版(场区隔离版)11.4双极集成电路形成横向氧化物隔离区沟道隔断区硼离子注入P利用RIE技术将光刻窗口中的氮化硅层-氧化层以及一半的外延硅层刻蚀掉进行硼离子注入11.4双极集成电路形成横向氧化物隔离区SiO2P+沟道隔离区P+nn去掉光刻胶，把硅片放入氧化炉氧化，形成厚的场氧化层隔离区(LOCOS)去掉氮化硅层11.4双极集成电路形成基区光致抗蚀记SiO2P+基区硼离子注入P－基区nnn光刻3#版(基区版)，利用光刻胶将收集区遮挡住，暴露出基区基区离子注入硼11.4双极集成电路形成接触孔光致抗蚀记SiO2P+Pnn+光刻4#版(基区接触孔版)进行大剂量硼离子注入刻蚀掉接触孔中的氧化层11.4双极集成电路形成发射区光致抗蚀记SiO2P+Pnn+n+发射极区n+集电区光刻5#版(发射区版)，利用光刻胶将基极接触孔保护起来，暴露出发射极和集电极接触孔进行低能量、高剂量的砷离子注入，形成发射区和集电区11.4双极集成电路金属化淀积金属，一般是铝或Al-Si、Pt-Si合金等光刻6#版(连线版)，形成金属互连线11.4双极集成电路合金使Al与接触孔中的硅形成良好的欧姆接触，一般是在450℃、N2-H2气氛下处理20～30分钟11.4双极集成电路形成钝化层在低温条件下(小于300℃)淀积氮化硅光刻7#版(钝化版)刻蚀氮化硅，形成钝化图形11.4双极集成电路一、

概述2.2离子注入相关理论基础1.核碰撞四级标题字体：正文中文：思源黑体CNMedium思源黑体CNNormal英文：TimesNewRomanCambriaMath基础字号：28

色调：一级标题二级标题三级标题请老师确认模板中使用的元素是否符合需求可用使用四级标题备注：封面为了效果更突出，用了思源宋体，如果不需要可以直接更换为思源黑体即可特殊字体双击安装安装后重启PPT请先安装字体集成电路制造技术集成电路制造技术JICHENGDIANLUZHIZAOJISHU——原理与工艺主讲/某某某封装与测试JICHENGDIANLUZHIZAOJISHU第12章芯片封装是在满足器件的电学、热学、光学、力学性能的基础上，实现芯片与外电路的互连。封装的作用：电源分配

保障芯片能接通电源；能将不同部位的电源分配恰当，降损耗；地线；信号分配

使电信号延迟尽可能减小；注意：高频信号防串扰；12散热通道

要考虑器件、部件长期工作时如何将聚集的热量散出的问题。312.1芯片封装技术机械支撑和环境保护

牢固可靠的机械支撑，并能适应各种工作环境和条件的变化；避免外部环境的影响4集成电路芯片封装3个层次：12.1.1封装类型12.1芯片封装技术芯片互连技术Au-Si合金共熔法芯片背面淀积Au层，所固定的基板上金属化层(Au或Pd-Ag)；烧结，超声熔焊。焊料合金片焊接法芯片背面用Au或Ni层均可，基板导体Au、Pd-Ag、Cu；烧结。导电胶粘接法含银环氧树脂导电胶，不要求芯片背面和基板具有金属化层；固化温度、时间。12.1芯片封装技术对于各种大尺寸的集成电路，粘接牢固；低应力，对于粘接有敏感性的集成电路芯片(如各类存储器)，有机树脂及填料还必须去除α粒子。有机树脂粘接法芯片粘接技术引线键合使用细金属线，利用热、压力、超声波能量为使金属引线与基板焊盘紧密焊合，实现芯片与基板间的电气互连和芯片间的信息互通。可分为热压焊、超声焊和热压超声焊(又称金丝球焊)3种方式。载带自动焊连接芯片焊区和基板焊区的“桥梁”，包括芯片焊区凸点、载带引线、载带引线与芯片凸点焊接(称为内引线焊接)、载带-芯片互连焊后的基板粘接和最后的载带引线与基板焊区的外引线焊接几个部分。倒装焊芯片面朝下，将芯片焊区与基板焊区直接互连的技术。12.1芯片封装技术一级微电子封装一级封装是将一个或多个IC芯片用适宜的材料(金属、陶瓷、塑料或它们的组合)封装起来，同时，在芯片的焊区与封装的外引脚间用芯片互连方法连接起来，使之成为有实用功能的电子元器件或组件。12.1芯片封装技术12.1.3几种典型封装技术封装引脚是插装型的，分别封装MIS和LSI芯片。封装基板有单层和多层陶瓷基板(通常为A12O3)。12.1芯片封装技术DIP和PGA技术典型的DIP和PGA的封装工艺流程12.1.3几种典型封装技术SOP和QFP是表面安(贴)装型封装，是封装SSI、MSI和LSI芯片的重要封装技术。SOP全部为塑封，引脚为两边引出；而QFP又有塑封(PQFP)和陶瓷封装(CQFP)之分，引脚均为四边引出。12.1芯片封装技术SOP和QFP技术SOP和PQFP的封装工艺流程12.1.3几种典型封装技术BGA-球状引脚栅格阵列封装技术，即“焊球阵列”。在基板的下面按阵列方式引出球形引脚，在基板上面装配LSI芯片（有的BGA引脚与芯片在基板的同一面），是LSI芯片用的一种表面安装型封装。12.1芯片封装技术BGA技术不同BGA封装结构CSP技术CSP，即芯片尺寸封装。体积小；可容纳的引脚最多；电学性能良好；散热性能优良。FC技术FC(FlipChip)即倒装片或倒装片法，也是人们常说的凸点芯片，是没有封装的芯片封装。

FBP技术FBP(FlatBumpPackage)技术，即平面凸点式封装技术。12.1芯片封装技术多芯片组件（Multi-ChipModule,MCM）将多个LSI、VLSI芯片和其他元器件高密度组装在多层互连基板上，然后封装在同一壳体内，以形成高密度、高可靠的专用电子产品。MCM／MCP技术12.1.3几种典型封装技术系统级封装技术SiP/SoP最为典型的系统级封装就是单级集成模块(SLIM)，将各类集成电路芯片和器件、光电器件和无源元件、布线、介质层都统一集成到一个电子封装系统内，最大限度地提高封装密度。圆片级封装(WLP)技术圆片级CSP(WLCSP)，又称为圆片级封装(WLP)。在集成电路工艺线上完成的CSP，只是增加了重布线和凸点制作两部分，并使用两层BCB或PI作为介质层和保护层，所使用的工艺仍是传统的金属淀积、光刻、蚀刻技术，最后也无须再模塑等。这与集成电路芯片制作完全兼容，所以，这种WLP在成本、质量上明显优于其他CSP的制作方法。12.1芯片封装技术12.1.3几种典型封装技术12.1.4未来封装技术展望SiP封装

SiP封装（SysteminaPackage系统级封装）是将多种功能芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能。三维（3D）堆叠技术3D堆叠技术是把不同功能的芯片或结构，通过堆叠技术或过孔互连等微机械加工技术，使其在z轴方向上形成立体集成、信号连通及圆片级、芯片级、硅帽封装等封装和可靠性技术为目标的三维立体堆叠加工技术。12.1芯片封装技术层间互联技术——TSV硅通孔技术（ThroughSiliconVia，TSV）在先进的三维集成电路(3DIC)设计中提供多层芯片之间的互连功能,通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通,实现芯片之间互连的最新技术；12.1芯片封装技术集成电路测试

以集成电路由设计开发到投入批量生产的不同阶段来分，相关的测试可以分为原型测试和生产测试两大类。原型测试用于对版图和工艺设计的验证。生产测试

不同于设计验证，其目的是为了将合格品与不合格品分开，测试的要求就是在保证一定错误覆盖率的前提下，在尽可能短的时间内进行通过/不通过的判定12.2集成电路测试技术12.2.1集成电路测试技术简介1．电学特性测试电学特性测试的目的是最大限度地覆盖可能存在于IC中的所有的失效源。测试IC电学特性的步骤通常是：连接测试；直流特性测试；交流特性测试----主要用于模拟电路测试；功能测试----主要是针对数字及数模混合电路；12.2集成电路测试技术2．可靠性测试IC的可靠性包含：设计、工艺到封装、测试，每个环节都涉及到可靠性。3个主要元素：设计可靠性工艺可靠性组装可靠性12.2.2数字电路测试方法输入测试向量也叫输入向量或测试向量，指并行加到被测电路直接输入的若干0、l的组合。测试图形输入测试向量与被测器件在施加此输入时的无错误输出响应的总称。12.2集成电路测试技术测试序列一系列理想情况下可以此判断被测器件有无失效的测试图形。测试序列有完全、简化或最简，以及伪随机等区别。测试方法：（1）实装测试法；

（2）比较测试法；

（3）测试图形存储法----目前应用最广泛的逻辑VLSI功能测试法；

（4）实时测试图形产生法；

（5）折中法；12.2.3数字电路失效模型12.2集成电路测试技术在数字电路测试技术中，有两种不同的思路：①依据电路应具有的各种功能产生测试向量，并检查正确的O/I输出响应；②考虑电路中可能出现的所有失效情况，由此出发设计一系列的测试内容，以检测这些失效是否出现。数字集成电路测试中通常考虑的失效：固定错误(Stuck—atFaults)；干扰错误(BridgingFaults)；固定开路错误(Stuck—openFaults)；图形敏感错误(PatternSens比veFaults)。

数字集成电路中还存在一些偶发性错误，可分为两类：1.传输错误：射线、电源电压波动等造成的数据错误；2.间歇性错误：电路中的某些不当造成随机出现的错误。

12.2集成电路测试技术对CMOS电路，由于它结构上的二元性，实际证明功能测试与IDDQ测试相结合，比其他基于失效模型的测试图形更有效。CMOS电路的开路/短路错误可知：1.对于任何的开路失效，需要两个测试向量2.对于任意短路错误，总有一些测试向量会产生一个由电源VDD到地的通路12.2.4IDDQ--准静态电流测试分析法一个p管短路的CMOS反相器的电流电压波形1