半导体集成电路课件

半導體積體電路

矽平面工藝 製造工藝在同一矽片襯底的表平面上進行的工藝。

純度要求：雜質原子濃度少於，即濃度達以上。單晶的直拉法（CZ法）製備熔化多晶矽摻雜成n或p型Si（多晶）以高質量籽晶作為母晶吸附多晶熔液

緩慢旋轉提升籽晶形成等徑單晶Si棒

切薄片化學腐蝕拋光襯底單晶矽片4.1.1襯底單晶材料的製備一、氧化工藝 在單晶體矽襯底表面生長一層均勻緻密的SiO2膜技術（1）幹氧氧化原理

裝置（見右圖）過程4.1.2矽平面工藝方法

開始階段：稱薄氧區O2

直接與Si表面接觸，SiO2

生長速率受到Si/SiO2

介面處的反應速率限制。氧化物厚度與氧化時間滿足線性關係：式中為系統裝置的初始化參數，A、B為與氧化溫度有關的係數後續階段：稱厚氧區由於薄氧層存在，氧須擴散通過SiO2層才能到達Si介面產生氧化，SiO2

膜不斷變厚，其成長速率受到O2

在已生成的氧化層中的擴散情況所限制。並滿足關係：①②特點幹氧氧化生長的SiO2

膜品質好，缺陷密度低，緻密度高；但氧化的成長速率較慢。（2）濕氧氧化

去離子水[說明]去離子水製備陽陰離子交換樹脂吸附水溶液中各種離子純去離子水（）原理：用高純O2

通入去離子水中鼓泡，然後由含氧水 汽入爐反應生成SiO2

膜。裝置（見右圖）。過程（與幹氧氧化相似）特點由於H2O分子通過SiO2

層的擴散速率比O2

分子更快，故濕氧氧化速率較大，可用於生長厚SiO2

膜；但膜中缺陷密度較高，品質較差。目的在SiO2

膜或Al膜上刻蝕出圖形，為擴散和金屬膜佈線開出所需窗口。二、光刻技術

掩膜版製備在光刻之前需製備光刻板，稱為掩膜版製備。過程如下：原圖繪製原圖刻制（在紅膜上描刻出各次分圖，並剝去透明區內紅膜成為供光刻用原圖）初縮（製成初縮版）精縮（分步重複縮小）掩膜版（精縮光刻版）

光刻膠（1）負性光致抗蝕劑：沒曝光部分對顯影液可溶解， 曝光則不能。（2）正性光致抗蝕劑：與負性相反。

光刻過程[說明]（1）腐蝕劑構成： （2）等離子去膠方法： 強電場下O2電離產生活性氧（氧激發態）， 使光刻膠氧化而成可揮發的CO2、H2O及其它 氣體並抽走。

的溶液三、擴散工藝（1）兩步擴散工藝過程：①恒定表面源擴散（預溶積）

Si片表面直接與雜質源相通，並使Si表面上的雜質原 子濃度恒定，其擴散深度極淺，如同澱積在Si表面。②有限表面源擴散（主擴散） 把預澱積後的Si片放入擴散爐加熱，使原來的雜質原 子向Si片內部擴散，達到所要求的表面濃度和結深。方法以擴散區的液態源硼擴散為例說明：①預澱積原理[說明]

：硼酸三甲酯 無色透明液體，室溫下易揮發，易溶於水，並生成硼酸沉澱。[產物]

硼矽玻璃（SiO2+B+C） 去除硼矽玻璃，留下Si表面高濃度B層，完成了預澱積。去除方法：

主擴散爐溫為，含O2

進行，可同時生成窗口上的SiO2

層，作為下一次擴散的掩蔽膜，達到預定濃度及結深。

過程雜質原子雜質離子質譜儀

注入Si中高能離子特點 可精確控制雜質數量和摻雜深度； 保證雜質高純度；注入過程可在 較低溫度下進行。（2）離子注入工藝②（雜質劑量和能量可控）（電離）四、外延工藝外延工藝 在單晶片沿原來的結晶軸方向，再生長一層厚度和電阻率 都符合要求的新單晶，或在一塊襯底上成長一層多晶層， 這麼工藝稱為外延工藝。

重摻雜半導體（）輕摻雜半導體（）擴散工藝外延工藝雜質濃度補償：[注意]

無法應用擴散工藝原因： 雜質補償濃度精確控制無法實現；並且導致遷移率下降。裝置（見右圖）原理澱積的Si可在Si片表面遷移，再它們到達合適的能量 位置時，可排列起來形成與原Si襯底晶格連續過度的 澱積層。[注意]

單晶外延層與多晶外延層（1）單晶外延層（2）多晶外延層五、電極製備、互連及封裝摻雜區 電極引出/電通路互連：

合金化過程（）光刻Al膜蒸Al技術[注意]

合金化過程是為了使Al/Si介面形成良好歐姆接觸。

後工序過程 切片固定引線鍵合封裝IC塊4.2積體電路中的雙極型器件4.2.1集成電阻器一、擴散電阻如右圖所示，與襯底n-Si導電類型 相反的p-Si,通過施加偏壓，可形成反偏勢壘，使電流限制於 之間流動。這塊由雜質擴 散形成的p-Si便構成擴散電阻。[注意]

積體電路中的電阻採用擴散電阻，是積體電路工藝 的第1個特點。二、擴散電阻中的電導 取右圖厚度為的平行薄層，其微分電導為：整塊擴散電阻的電導為：

（4-1）式中為擴散電阻深度。由於雜質分佈濃度形成梯度，可假定以平均遷移率代替，則上式為：式中便是擴散層單位面積中摻入的雜質總量，而具有電導單位。令，則擴散電阻為：因此，擴散電阻R由兩部分決定：長寬比取決於掩膜尺寸，取決於擴散工藝。三、方塊電阻 若L=W，便形成了一塊“方塊”，稱這時的電阻值為方塊電阻，記為，單位規定為，故：

（4-2）（4-3）所以越大，越小；表示電阻圖形中方塊的數目。

[注意]式（4-2）表明：電阻數值等於圖形中所包含的方塊 數目乘以方塊電阻。[例]

右圖中,[分析]（1）對兩個相鄰擴散電阻，有

這裏考慮到，因此，比值可精確控制。故積體電路中常設計使它的關鍵性能依賴兩個電阻之比，而不依賴任何一個特定的電阻值。，（2）一般把阻值較大的集成電阻器設計成 右圖的蛇形圖形，便可達到減少總面 積目的。拐角處電流流動不均勻，一 般認為拐角處方塊電阻為直線上阻值的65%。（3）若擴散電阻寬度W很小，也即，需考慮到橫向 擴散影響，並以實際有效寬度W’代替窗口寬度W。

利用擴散電阻上的表面氧化層進行交叉佈線 積體電路中各元件通過內部佈線進行互連， 佈線通路可從擴散電阻上面的氧化層通 過，以達到不增加管芯面積目的，這是 最常見的交叉佈線方法。利用磷橋（或硼橋）方法 右圖通路2與原有通路1交叉，這時可在通路1的

SiO2

層下麵形成重摻雜的“磷橋”（類似擴散電阻），以連接通路2，其極小，影響可忽略。[注意]

積體電路需要內部佈線，這是積體電路工藝特點之二。四、擴散電阻在積體電路內部交叉佈線中的應用4.2.2集成電晶體一、積體電路的工藝特點

1.積體電路中各元件需要隔離 半導體襯底上製作的積體電路，各元件在電特性上需要相互絕緣，這種絕緣及其形成方法稱為隔離技術。[注意]

積體電路中各元件需要隔離，這是積體電路工藝特點之三。（1）pn

結隔離 採用pn

結反偏時電阻極高，可實現元件間的隔離。其中，常用的有外延隔離法，參見下圖：將隔離槽及p-Si襯底電位接到比n-Si隔離島更低的電位，則相應pn結處於反偏狀態，便可在隔離島上製作積體電路元器件。（2）等平面隔離 以SiO2

膜代替pn

結隔離槽可減少晶片面積和側壁寄生電容，這種隔離工藝稱等平面隔離。常用的等平面II型工藝過程如下：[說明]SiH4

膜製備方法：（3）介質隔離 以介質完全實現隔離島功能的方法稱為介質隔離。其工藝過程如下：2.積體電路中需要增添埋層工藝 積體電路中需要增添埋層工藝， 這是積體電路工藝特點之四。下麵以右圖的集成二極體為例說明。掩埋層（埋層） 外延前必需在襯底上先擴散重摻雜的雜質，此重摻雜層 稱為埋層。原理①擴散區側向表面勢壘較大，電阻較大②擴散區縱向電流承受面積較大。積體電路器件中電流縱向流動①外延層存在較大串聯電阻②二極體pn結與襯底pn結穿通埋層減少襯底結寬度①襯底結易擊穿②襯底結電容增大（選擇好濃度）[說明]①②寄生結電容3.積體電路中存在寄生效應 積體電路中存在寄生效應，一般是寄生結電容（包括隔離結電容等），這是積體電路工藝的特點之五，影響了集成器件 的高頻性能。二、集成電晶體常規工藝流程（以電晶體為例）以矽平面工藝方法，注意到積體電路工藝特點，經6次光刻，4次擴散，4次氧化，蒸Al，外延等工序可以製成集成晶 體管，同時也可分別製成二極體、電阻、電容等元件，並實現 電路之間的互連。 注意下圖中的P型基區製備得相當薄，且集電結面積製作得比發射結大很多，以利於電晶體的放大作用。三、集成電晶體的附加效應

1.寄生效益

縱向寄生效應

正向有效T2

截止良好隔離飽和及反向有效T1管T2

正向有效及飽和漏電流增大降低T2管放大係數增添埋層：增大pnp基區寬度及濃度埋層中摻金：降低基區增大n型外延層厚度：增大寄生管基區[注意]其中：，最終可達到①②③

橫向寄生效應以隔離槽作為集電極的橫向寄生管，在T1處於飽和 及反向使用時影響較大，但可通過工藝尺寸提高寄生管基 區寬度給予改善。2.橫向注入效應

T1管EB極之間的橫向注入效應，會造成注入效率的降低。 抑制橫向注入效應

E區的非均勻摻雜橫向勢壘高度增大

E區底面積遠大於側面積橫向結電阻增大①②

縱向結構與其它pnp管之間沒有隔離，通常只能用作C極接最負電位的射極跟隨器。埋層分析（埋層）： 形成少子（空穴）渡越基區的加速場； 提供集電極的低阻通路，減少串聯電阻。 橫向結構（參見右圖）

①②四、集成pnp

電晶體

1.襯底pnp

電晶體2.橫向pnp

電晶體提高措施

①

E區、C區採用均勻摻雜擴散；

②

E區、C區盡可能靠近，C區 環繞E區；③E區側面積遠大於基底面積；④採用埋層；寄生效應T0管正向有效T1正向有效T2截止（反向有效結果與上相反）飽和T1正向有效T2正向有效增添埋層改善措施（抑制）五、積體電路電晶體的圖形結構（）

單基極條形 基區、集電區電阻大，注入及收集效率低。 改善措施 ①減少基區和集電區電阻②提高集電極收集效率以及發射極注入效率改進結構

單基極條形

雙基極條形

馬蹄形減少基區電阻集電極提高收集效率梳形發射極馬蹄形提高發射極注入效率4.2.3集成二極體集成二極體的製造技術與電晶體相容，可以單獨製作 （見下圖）首先製作npn結構電晶體，然後可以五種形式連接成 二極體使用： （1）bc短接；（2）eb短接；（3）ec短接 （4）e極開路；（5）