CN119471586A 一种脉冲到达时间测量系统和方法 （安徽京淮健锐电子科技有限公司）

号转化的数字信号分为三路，并分别通过CLK单出各个上升沿和下降沿准确的到达时间，通过TDC单元实现对脉冲到达时间的高精度测量，同FPGA测量脉冲到达时间的精度难以达到1ns以内2以及对中频信号进行检波并转化为数字信号的信号转化单元（2还包括用于提供时钟信3制芯片U19的2引脚与4引脚之间连接有并联的电容C105和电容C108，控制芯片U19的3引脚S2、将其中一路数字信号输入至DA单元，并根据FPGA单元S3、将其中另一路数字信号输入至FPGA单元，FPG的第一脉冲到达时间，并输出包含第一脉冲到达时间与CLK时间之差的第一脉冲时间的S4、将最后一路数字信号输入至TDC单元，T;4法的基础上，设计了基于移相测量的算法,其优点为锁相环模块不需要直接倍频到GHz级别,通过多路时钟信号依次相差固定角度来等效GHz的时钟信号,虽然也使得多数中低端现有的中低端FPGA测量脉冲到达时间的精度难以达到1一种脉冲到达时间测量系统，包括用于接收射频信号并转化为中频信号的天线，用于统计DA单元中数字信号的上升沿和下降沿所对应时间的CLK单元，并输出上并将STOP信号的发送时间标记为第一脉冲到达时间，并根据第二脉冲时间和CLK时间计算用于获取数字信号的TDC单元,并在接收到数字信号时向FPGA单元发送START信5钟缓冲器U15的6脚和7脚之间还串联有与电容C67、电阻R56和电容C68并联的电阻R58和电U18和控制芯片U19之间连接有电阻规则判定数字信号的上升沿和下降沿所对应对应的第一脉冲到达时间，并输出包含第一脉冲到达时间与CLK时间之差的第一脉冲时间6;单元和TDC单元计算获得的脉冲到达时间，准确的计算出各个上升沿和下降沿准确的到达7[0023]本领域普通技术人员可以理解实现以下实施例方法中的全部或部分步骤是可以[0024]为了解决现有的中低端FPGA测量脉冲到达时间的精度难以达到1ns以内的问题，脉冲时间和第二脉冲时间计算出精度位于1ns之内的各上升沿和下降沿的脉冲到达时间，号进行检波并转化为数字信号的信号转化单元2，还包括用于提供时钟信号的时钟电路3，限值的设定方式有多种，常用的有固定门限值、根据外部干在获得了干扰统计分布的部分先验信息基础上形成的门限值和在没有干扰统计分布的先用于获取数字信号的FPGA单元6，并在接收到数字信号时向TDC单元7发送STOP信8精度处于1ns之内的脉冲到达时间，实现了以较低成本的测量系统测量出精度较高的脉冲度较小的情况，因此这里与精度较差的FPGA单元6和CLK单元5配合最终实现对脉冲到达时[0025]信号转化单元2需要实现对中频信号的检波以获得解调信号，同时将解调信号转[0027]TDC单元7与CLK单元5和FPGA单元6相互配合实现对脉冲到达时间的精确计算，下片U12的1脚和2脚上连接有电阻R30、晶体振荡器Y2、电阻R29、电容C52、电容C53和电阻器U15的3脚和4脚之间连接有电阻R57，时钟缓冲器U15的6脚和7脚之间依次连接有电容容C68并联的电阻R58和电阻R60，电阻R58和电阻R60串联后与时钟缓冲器U15的引脚8和电9[0030]为了储存在测量过程中获取的数据，还提供一种用于存储过程数据的电路结构，DDR芯片U18和控制芯片U19之间连接有电阻接有电容C107、电阻R92和电阻R91，控制芯片U19的2引脚与4引脚之间连接有并联的电容入电压的电源电路10，电源电路10包括电压调整芯片U26，电压调整芯片U26的型号为[0032]本发明还提供了一种脉冲到达时间的测存对应的第一脉冲到达时间，并输出包含第一脉冲到达时间与CLK时间之差的第一脉冲时;及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思