【精品】asp基于bs网上计算机组成原理教学管理系统(开题报告+源代码+论文)
收藏
资源目录
压缩包内文档预览：(预览前20页/共42页)
编号：1638014
类型：共享资源
大小：7.37MB
格式：RAR
上传时间：2017-08-30
上传人：机****料
认证信息
个人认证
高**（实名认证）
河南
IP属地：河南
50
积分
- 关 键 词：
-
精品
asp
基于
bs
网上
计算机
组成
原理
教学管理
系统
开题
报告
讲演
呈文
源代码
论文
- 资源描述：
-
【精品】asp基于bs网上计算机组成原理教学管理系统(开题报告+源代码+论文),精品,asp,基于,bs,网上,计算机,组成,原理,教学管理,系统,开题,报告,讲演,呈文,源代码,论文
- 内容简介：
-
计算机科学与工程学院 主存储器 主存分类、主要技术指标和基本操作原理 存储容量扩展 2 一 . 主存储器处于全机中心地位 当前计算机正在执行的程序和数据均存放在存储器中 . 输出技术 ,在存储器与输入 /输出系统之间直接传送数据 共享存储器的多处理机 ,利用存储器存放共享数据 ,并实现处理机之间的通信 3 二 . 半导体存储器的分类 读 /写存储器 (静态 动态 只读存储器 ( 掩膜式 芯片制造商在制造时写入内容 可编程序的只读存储器 (有熔丝式 出厂的产品熔丝是全部接通的，使用前，用户根据需要断开某些单元的熔丝 (写入 ) 4 二 . 半导体存储器的分类 可擦除可编程序的只读存储器 ( 产品出厂时 ,所有存储单元都不导通 ,当浮置栅注入电子后 ,存储单元将通导 ;当芯片用紫外线照射后 ,浮置栅上的电子将逸散 ,即整体擦除 可用电擦除的可编程序的只读存储器 ( 编程原理和 但读写操作可按每个位或每字节进行 (类似于 但每字节的写入周期要几毫秒 ,寿命为 10万次 . 快闪存储器 ( 用电擦除 ,但只能整体擦除或分区擦除 5 二 . 半导体存储器的分类 存储器类型 种类 可擦除性 写机制 易散失性 电，字节级 电信号 易散失 读存储器 不能 掩膜位写 非散失 读存储器 不能 电信号 非散失 一次读多次 紫外线芯片级 电信号 非散失 多次读多次 电，字节级 电信号 非散失 多次读多次 电，块级 电信号 非散失 6 二 . 半导体存储器的分类 存储器 应用 速缓冲存储器 ) 计算机主存储器 固定程序 ,微程序控制存储器 用户自编程序 ,用于工业控制机或电器中 用户编写并可修改程序 或产品试制阶段试编程序 固态盘 ,7 三 . 主存储器的主要技术指标 容量 计算机可寻址的最小单位是一个存储字 一个存储字所包括的二进制位数称为字长 一个字节为 8个二进制位 一个字可以由若干字节组成 有些计算机可以按“字节”寻址 ,这种机器称为“字节可寻址”计算机 容量 =主存储器存储单元总数 存储字长 8 三 . 主存储器的主要技术指标 存储器存取时间 (启动一次存储器操作到完成该操作所经历的时间 存储周期 (连续启动两次独立的存储器操作 (例如连续两次读操作 )所需间隔的最小时间 通常存储周期略大于存取时间 具有合适价格的主存储器能提供信息的速度总跟不上 9 四 . 主存储器的基本操作 读操作：存储器 R,经地址总线送往主存储器 . 令 . 1,表示信息已读出经数据总线 ,送入 写操作： 存储器 R，经地址总线送往主存储器 ,并将信息字送往 令 . 1,表示信息已从 读 /写 n k 地址总线 数据总线 控制总线 R 存储器 10 五 . 读 /写存储器 半导体存储器的基本单元（ 6管 静态存储器单管 动态存储器元 选择 控制 数据输入 位元 选择 控制 数据输出 写单元逻辑： 读单元逻辑： 11 五 . 读 /写存储器 半导体 且与存取的时间和该单元的物理位置无关。 元件要求如下特性： 有 2种稳定状态； 在外部信号激励下， 2种稳定状态能进行无限次相互转换； 在外部信号激励下，能读出 2种稳定状态； 可靠地存储。 12 五 . 读 /写存储器 ( 存储单元和存储器 4组成 2个反相器，交叉耦合组成触发器。 控制门。字选择线传送读、写信号。 单元未选中，字线低电位，位线高电位， 发器与位线断开，存储单元保持 读： 字线来高电位。若原来是 1态 (，电流从位线 1经 1，在位线 1上产生负脉冲。若原来是 0态(，电流从位线 2经 位线 2上产生负脉冲。 写： 位线 1低电位、位线 2高电位，字线来高电位。位线 2通过 1栅极充电， 5和位线 1放电， 写入 1。 写 0时位线 1高电位、位线 2低电位。 13 五 . 读 /写存储器 ( /，写 /，读 15 五 . 读 /写存储器 ( 116 五 . 读 /写存储器 ( 主要技术参数 (地址读数时间 t 片选读时间 t 片选禁止到输出的传输延迟时间 t 地址对片选的建立时间 t S 17 五 . 读 /写存储器 ( 据 输出 态 8 五 . 读 /写存储器 ( 主要技术参数 ( 地址对写允许 /t 地址对写允许 /t 片选对写控制的建立时间 t 片选对写控制的保持时间 t 输入数据对写允许的建立时间 t 数据对写允许的保持时间 t 最小写允许宽度 t 读出恢复时间 写允许到输出的传输延迟 t 19 五 . 读 /写存储器 ( 地址建立应该在写信号到达前。 B 过程 0 五 . 读 /写存储器 ( 动态存储器三管存储单元 读出和写入部分分开 读出： 读出数据线预置高电平，读出选择线来高电平，使 若电容 出数据线上有负脉冲 若电容 2 入选择线 读出选择线 写入数据线 读出选择线 出数据线电压无变化 写入： 写入选择线加高电平 写“ 1”：写入数据线加高电平，电容 写“ 0”：写入数据线加低电平，电容 21 五 . 读 /写存储器 ( 动态存储器单管存储单元 写入 : 字线为高电平 , 写 1: 数据线为低电平 ,对 写 0: 数据线为高电平 , 读出 :数据线预充电至高电平 ; 当字线出现高电平后 , 若原来 则 ,使数据线电位下降 ,经放大后 , 字线 位线 数据线 G D S D 出为 1。 若原来 则数据线无电位变化 ,放大器无输出 ,读出为 0. 读出是破坏性的，读出后，要立即对单元重写。 22 五 . 读 /写存储器 (地址码分两批送到存储器 先送行地址 /送列地址 /读出信号保存在读出放大器中 图 16K*1动态存储器框图 23 五 . 读 /写存储器 ( 16K1动态存储器框图说明 16K=214，地址码为 14位，为了减少封装引脚数，地址码分两批 (每批 7位 )送至存储器。先送行地址，后送列地址。 164128阵列组成。读出信号保留在读出放大器中。 读出时 ,读出放大器又使相应的存储单元的存储信息自动恢复 (重写 )，所以读出放大器还用作再生放大器。 再生：保存信息是通过电容的充电实现的，但漏电阻的存在，其电荷会逐渐漏掉，从而使存储的信息丢失。因此，必须在电荷漏掉以前就进行充电，这充电过程称为再生，或称为 刷新 。 刷新的最短间隔称为“刷新周期” (=2 25 五 . 读 /写存储器 ( 动态存储器的工作方式 读工作方式 写工作方式 读 在一个 /读出某一单元内容，然后再把新数据改写进该单元。 页面工作方式 保持 /变列地址，实现对某一行的读写 减少两次输入地址带来的访问延迟 ,访问速度提高 2到 3倍 再生（刷新）工作方式 与 脚少 ; 价格低 ; 功率低 ; 但 再生 26 六 . 增强型 (异步 ) 集成了小容量 (异步 ) 有比 即不仅最近存取的一行 27 六 . 充数据输出 )(异步 ) 普通 入行地址和列地址后必须等待电路稳定 ,才能有效的读写数据 ,等待读 /写周期完成后才能输入下一个地址 ;而 读出放大器之后 ,增加一个锁存器 ,于是在整个 因此 ,写周期完成即可启动下一个读 /写周期 同步 典型的 要等待存储器的 才能继续工作 ;而 ,至 在此其间 而不必等待之 . 29 六 . 集成随机存储器 (习惯上所说的 包括存储单元阵列 ,刷新逻辑 ,裁决逻辑 ,地址分时 ,控制逻辑及时序 . 30始用于 80286 72始用于 80486 168始用于 1841 七 . 半导体存储器的组成与控制 位扩展 对数据位进行扩展（并联），加大字长 方法： 、 /， 字扩展 对地址空间进行扩展（串联），增加存储器中存储单元数量 方法： 、 / / 字位扩展 存储器总容量： M * N 芯片容量： L * K 所需芯片数： M/L * N/K 先进行位扩展 ,再字扩展 ,最后与 32 七 . 半导体存储器的组成与控制 33 七 . 半导体存储器的组成与控制 34 七 . 半导体存储器的组成与控制 35 七 . 半导体存储器的组成与控制 36 七 . 半导体存储器的组成与控制 存储器总容量： 4K*8位 芯片容量： 1K*4位 所需芯片数： 4K/1K* 8位 /4位 访存控制信号 37 补充：主存与 主存的外部接口信号线： 地址线 数据线 片选线 / /读 /写控制线 /主存与 低位地址线、数据线直接相连 高位地址线经译码后产生片选信号 /控制总线组合形成读 /写控制信号 /存储器总容量： 64K*8位 芯片容量： 16K*4位 所需芯片数： 64K/16K* 8位 /4位 39 七 . 半导体存储器的组成与控制 存储控制 集中刷新：在一个刷新周期内 ,利用一段固定的时间 ,依次对存储器的所有行逐一再生 ,在此其间停止对存储器的读和写。 例 :存储器有 1024行 ,系统工作时间为 200样，一个刷新周期内共有 10000个工作周期，其中用于再生的是 1024个工作周期，用于读和写为 8976个工作周期 . 分布式刷新：采取在 2024行刷新一遍的方法 得到两次刷新操作的时间间隔。 上例中 ,2024等于 1953每隔 1953 40 七 . 半导体存储器的组成与控制 存储校验线路 在主存中设置差错校验线路，以提高主存与设频繁高速交换数据的可靠性。 早期计算机多使用奇偶校验，以节约主存位数的使用。 由于制造工艺的发展，现在主存的位数可以更多，大部分计算机的主存都有纠正错误代码的功能 (一般采用海明码。 41 八 . 多体交叉存储器 计算机中大容量的主存 ,可以由多个存储体组成 ,每个存储体都有自己的读写电路、 R, 称为”存储模块”。 在 M(M=2m)个模块上交叉编址，称为模 使用地址码低位字段选择不同的存储模块，高位字段指向相应模块内的存储字。称为“低位多体交叉编址”。 连续地址分布在相邻的不同模块内。 线路简单 ,但容易发生冲突 质数模块不易冲突 ,但有复杂线路实现物理地址到模块号及块内地址的转换 存储体的存取周期没有变 ,但对 42 八 . 多体交叉存储器 43 八 . 多体交
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
川公网安备: 51019002004831号