Cortex-A53处理器

Cortex A53 处理器处理器 内容来源 Cortex 53 处理器是 ARM 的最高效的应用处理器 提供当今主流的智能手机体验 在一季度的力量在 各自的工艺节点 的 Cortex A53 和极高功耗效率的 ARMv8 处理器是能够支持 32 位的 ARMv7 代码和 64 位代码的 AArch64 执行状态 它提供了更多的性能比 Cortex A7 处理器的功率效率更高 并能够作为一个独立 的主要的应用处理器 或者作为一个伴侣到 Cortex A57 在 big LITTLE 处理器被部署 的 Cortex A53 处理器可实现单独或成对的 Cortex A57 处理器在 big LITTLE 配置 以获得最佳的性 能 可扩展性和能源效率 为什么选择为什么选择 Cortex A53 处理器处理器 使用 ARM 的 big LITTLE 技术的 Cortex A53 处理器 将有效地运行你的互联生活 此关连的生活不只 是社会化媒体 新闻和电子邮件通知 您会收到今天 而且还会使设备上下文知道 连接到互联网的东西 情境意识已经发生在今天的智能手机 但用的 Cortex 53 处理器的超效率将让你的智能手机使用的传感 器的信息 日历 联系人信息和基于位置的服务 提供相关的信息 Cortex A53 处理器 可以提供的计算能力的高端智能手机的今天 在最低的功耗和面积占用 实现全天候电池寿命典 型的设备使用 Eficiently 运行旧的 ARM 32 位应用程序 高速缓存相干的 ARM Mali 系列图形处理单元 GPU 的 GPU 计算应用程序的互操作性 提供可选的可靠性和可扩展性的高性能企业应用程序 在未来 16 个内核的配置无缝连接 ARM 的互连 Cortex A53 处理器性能处理器性能 Cortex A53 处理器可提供更高的性能比它的前辈在更高层次上的电源效率 有效地微芯以上的 Cortex A9 处理器 它定义了今天的高端移动平台的性能 下图显示的性能 Cortex A9 和 Cortex A7 的早期测试平台上的测量结果 结果预计将提供高性能的四 核配置的 率 整数和一些浮点性能的基准测试 测试的大型和中型数据集的混合 这些压力每个 CPU 的 L2 高速缓存的内存系统 率 部分的基准重复相同的代码在每个系统中的第二 第三和第四的 CPU 以 及测量所交付的总体性能 这样的汇率基准评估能力的多处理系统来处理内存在多环境下的交通和连贯 性的要求 在 Cortex A53 能够提供更多的性能比 Cortex A9 的系统相媲美的速度 在此基准 下图显示的性能 测量结果 运行各种 Android 基准的双核 Cortex A9 双核 Cortex A7 和预测的结果基于双核 Cortex A53 平台上测得的隆起与上同类型的 Cortex A7 代码 结果表明 Cortex A53 的提供类似 但表现相对小幅低到 Cortex A9 运行在相同的频率 而在相同的频率的 Cortex A53 提供了更高的性能 比 Cortex A9 的 基准基准Cortex A5 的的Cortex A7 的的Cortex A53 的的 Dhrystone 的 DMIPS MHz 的1 61 92 3 CoreMark 测试 的 CoreMark MHz 的2 32 63 0 SPEC 诠释第 2000 基地 290350450 预计 Provisonal Cortex A53 处理器规格 Cortex A53 MPCore 建筑ARMv8 多核 1 4X 在一个单一的 SMP 处理器的集群 一致的 SMP 多处理器集群通过 AMBA 4 技术 ISA 支持 AArch32 完全向后兼容的 ARMv7 AArch64 64B 的支持和新的建筑特色 的 TrustZone 安全技术 NEON 高级 SIMD DSP 和 SIMD 扩展 VFPv4 浮点 硬件虚拟化支持 调试和跟踪的 CoreSight DK A53 Cortex A53 的微架构特性的微架构特性 特点优点AArch32 AArch64 ARM V8 体系结构 64 位和 32 位的执行状态为可扩展的高性能是是 硬件加速加密 3 倍至 10 倍的更好的软件的加密性能 可用于解密 加密小颗粒太小 无法有效 地卸载到硬件加速器 比如 HTTPS 是是 NEON 技术 可加速多媒体和信号处理算法 如视频编码 解码 2D 3D 图形 游戏 音频和 语音处理 图像处理 电话 和声音合成 同时在加速浮点 SIMD 执行代码 是是 浮点单元 硬件支持浮点运算的一半 单精度和双精度浮点 arithmetic Now 与 IEE754 2008 增强 是是 加载获取 存储发 布指令 专为 C 11 C11 Java 内存模型 消除明确的内存屏障指令线程安全的 代码的性能提高 是是 大型物理地址范围 允许处理器访问超过 4GB 的物理内存 是是 TrustZone 技术 从数字权利管理电子支付的安全性的应用范围 确保可靠地执行 是是 硬件虚拟化使多个软件环境和他们的应用程序同时访问系统的功能是是 自动事件信令对于低功耗 高性能的自旋锁 是是 双精度浮点 SIMD 允许被应用到更广泛的算法 如科学 高性能计算 HPC 和超级计算机 的 SIMD 向量化 没有是 64 位虚拟地址范 围 启用虚拟内存超过 4GB 32b 限制 重要的现代桌面和服务器软件使用内存映射 文件 I O 稀疏的解决 没有是 较大的寄存器文件 31 64B 的通用寄存器 提高了性能 降低了堆栈使用 较少的堆栈溢出 使 更积极的编译器 SIMD 更多的应用程序 例如可用于 HPC 没有是 高效的 64 位立即 生成 不太需要文字池没有是 大型 PC 相对寻址 范围 4GB 内的共享库和位置独立的可执行文件的高效的数据处理没有是 标记指针动态类型语言 如 JavaScript 并等待垃圾回收有用没有是 64K 页减少 TLB 命中率和深度的页面各界没有是 新的异常模式减少操作系统和虚拟机管理程序软件的复杂性没有是 增强的缓存管理用户空间的缓存操作的改善系统的动态代码生成效率 数据缓存零速清没有是 Cortex A53 的建筑特色的建筑特色 特点优点 在订单管道更低的功耗 性能的改进要求在设计中的其他地方 例如存储系统和问题的能力 增加了双问题的能 力 增加峰值的指令吞吐量通过重复执行资源 而双指令解码器 电源优化的 L2 缓 存 效率优化的 L2 缓存设计可以提供更低的延迟和平衡性能与效率 512 进入主 TLB 改进的代码的性能与复杂的内存访问模式 如浏览网页 较大的主 TLB 比的 Cortex A7 和 Cortex A9 小 快 uTLBs 10 入门的 UTLB 用极短的缺失 从主 TLB 重新加载允许在小范围内的优异的性能和电源足迹 先进的分支预测4k 位条件预测 256 入门间接预测增加分支的命中率 64B 高速缓存行 与 Cortex A57 微体系结构完全一致 简化缓存管理软件在 big LITTLE 系统 64B 线尺寸有较好的 折中为现代内存访问模式 非阻塞 I 取多行预 取 指令的吞吐能力 增加更多类型的基准 从控制代码的处理密集型的循环 双相同的 ALU 流 水线 增加的机会 双发指令 在一个小的额外面积 64B 存储路径余额店带宽与动态功耗 专注于高效率的设计权衡 多流预取更大的数据的主数据通路的流入增加在一个宽的范围内的代码的整体性能 增加了 D 端的输 送量 3 出色的负载错过能力 每核心预取除外 8 未完成的事务 每个核心 广泛的省电功能Heirarchical 门控时钟 电源域 先进的保留模式 Cortex A53 的先进的多核功能的先进的多核功能 该处理器还利用广泛的 ARM MPCore 多核技术 可实现可扩展的性能和功耗控制 超过今天的类似的高性能设备的性能 同时保持在严格的移动电源的限制 多核处理提供的能力的任何四个分量处理器 群集内的 在不使用时关闭 例如当设 备处于待机模式 以节省电力 当需要更高的性能 每一个处理器中使用 以满足需求 同时还分担工作量 以保持尽可 能低的功耗 探听 控制 单元 SCU 是负责管理的互连 仲裁 通信 缓存 2 高速缓存和系统内存的传输 缓存一致性和其他功能的处理器 的 Cortex A53 MPCore 处理器还公开了这些功能其他系统加速器和非缓存的 DMA 驱动的外围设备 以提高性能和 降低系统的功耗 该系统的连贯性 也降低了软件的复杂性维护软件在每个 OS 驱动程序的一致性 加速 器一 致性 端口 这 AMBA 4 AXI 兼容的从接口上的 SCU 提供了一个互连点的主人 是更好地直接与 Cortex A53 处理器 此 接口支持所有标准的读或写操作 无需额外的连贯性要求 然而 任何读一个连贯的内存区域的交易将交互与 SCU 测试的信息是否已经被存储在 L1 高速缓存 SCU 将强制执行前写连贯性写操作被转发到存储系统 可以分 配到 L2 高速缓存 除去直接写入到片外存储器