第4章集成触发器

1、第4章 集成触发器     一、学习目的    触发器是具有记忆功能的基本逻辑单元也是组成时序逻辑电路的主要元件。通过本章的学习要掌握各种触发器的工作原理和工作特点，即掌握触发器的独立应用方法，又要为后续内容的学习打下必要的基础。      二、内容概要    本章首先介绍基本触发器的工作原理、各种同步触发器的基本电路结构和逻辑功能；而后讨论几种常用的集成触发器的逻辑功能，最后再介绍触发器的应用。    三、学习指导

2、    本章重点：边沿触发器和主从触发器的工作方式，触发器的具体应用。    本章难点：JK触发器的具体应用。    方法提示: 了解各种触发器的工作方式，对触发器的内部结构和组成不必做深入的探讨，对各种触发器性能的掌握主要在于对符号的识别上，如“R”、“S”、“J”、“K”、“RD”、“SD”等的含义。另外对于时钟脉冲要明确它起出发控制作用的具体位置。 4、1 概述教学要求          &

3、#160;                           了解 触发器的基本特性                     &

4、#160;               了解触发器的基本功能                                 &#

5、160;    了解触发器的基本类型    门电路在某一时刻的输出信号完全取决于该时刻的输入信号，它没有记忆作用。在数字系统中，要经常用到能存储二进制信息（数字信息）的电路，而触发器就具有这种功能。        触发器有两个基本特性：    它有两个稳定状态，可分别用来表示二进制数码0和1；      在输入信号作用下，触发器的两个稳定状态可相互转换，输入信号消失后，已转换的稳定状态可长期保持下来，这就使

6、得触发器能够记忆二进制信息，常用作二进制存储单元，是一个具有记忆功能的基本逻辑电路。gg    触发器结构特点:第94页图4.1.1触发器框图    触发器有一个或多个输入端，有两个互补输出端，分别用和表示。  通常用Q端的输出状态来表示触发器的状态。当=1、0时，称为触发器的1状态，记1；当0、1时，称为触发器的0状态，记0。这两个状态和二进制数码的和对应。    触发器的逻辑功能描述:    特性表、激励表（又称驱动表）、特性方程、状态转换图和波形图（又称时序图

7、）。       触发器的类型：    根据逻辑功能的不同，触发器可分为：RS触发器、D触发器、JK触发器、T触发器和Y触发器等。    根据触发方式的不同，触发器可分为：电平触发器、边沿触发器和主从触发器等。    根据电路结构的不同，触发器可分为：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。    各种类型的触发器其功能有共同点和不同点，基本情况如下：第94页触发器的分类 4、2 概述教

8、学要求                                  掌握基本触发器的特性              

9、0;                  掌握基本触发器的功能    一、基本RS触发器       1、由与非门组成的基本RS触发器    电路结构：    由两个与非门的输入和输出交叉耦合组成的基本RS触发器。    和为信号输入端，它们上面的非号表示低电平有效，在逻

10、辑符号中用小圆圈表示。和为输出端，在触发器处于稳定状态时，它们的输出状态相反。     特性表：    特性表反映的是在输入信号的作用下，输出端由“现态”转换为“次态”的情况。    现态：是指触发器输入信号（、端）变化前的状态，用表示；    次态：是指触发器输入信号变化后的状态，用表示。与非门组成的基本RS触发器特性表        说明0     00X不定0 

11、    01X0     100置00     1101     001置11     0111     100保持1     111     2、由或非门组成的基本RS触发器    由两个或非门的输入和输出交叉耦合组成的基本RS触发器，如右图所示。 

12、;   该触发器用高电平作为输入信号，也称作高电平有效。当0、1时，触发器置1；当1、0时，触发器置0；当0时，触发器保持原状态不变；当1时，0，这既不是0状态，也不是1状态，因为当和同时由高电平变为低电平时，触发器的输出状态是不确定的，所以，这种情况也是不允许的。    二、同步触发器    基本RS触发器是由、（或、）端的输入信号直接控制的。在实际工作中，触发器的工作状态不仅要由、（或、）端的信号来决定，而且还要求触发器按一定的节拍翻转，为此，需要加入一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发器的状

13、态才能变化。具有时钟脉冲控制的触发器称为时钟触发器，又称同步触发器（或钟控触发器），因为触发器状态的改变与时钟脉冲同步。    1、同步RS触发    电路结构：     同步RS触发器是在基本RS触发器的基础上增加了两个由时钟脉冲CP控制的门G3、G4组成的。CP为时钟脉冲输入端，简称钟控端或CP端，R和S为信号输入端。    逻辑功能：    特性表：RS说明0 00 000触发器保持原状态不变110 01 101触发器状态置1111 10

14、000触发器状态置0101 11 10X触发器状态不定1X       驱动表：根据触发器的现态和次态的取值来确定输入信号取值的关系表，称为触发器的驱动表，又称激励表。驱动表对时序逻辑电路的分析和设计是很有用的                    R         S   &

15、#160; 0               0       X         0     0               1 &

16、#160;     0         1     1               0       1         0   &

17、#160; 1               1       0         X    特性方程： = S +   （ 约束条件：RS = 0 ）    状态转换图：    状态转换图来描述触发器从一个状态变

18、化到另一个状态或保持原状不变时，对输入信号（R、S）提出的要求。      图中的两个圆圈分别表示触发器的两个稳定状态，箭头表示在输入时钟信号CP作用下状态转换的情况，箭头线旁标注的R、S值表示触发器状态转换的条件。     2、同步D触发器     电路结构：   为了避免同步RS触发器同时出现R和S都为1的情况，可在R和S之间接入非门G5，这种单输入的触发器称为D触发器。D为信号输入端。       逻

19、辑功能：   在CP=0时，G3、G4被封锁，都输出1，触发器保持原状态不变，不受D端输入信号的控制。      在CP=1时，G3、G4解除封锁，可接收D端输入的信号，并使输出信号等于输入信号。    特性表：D说明000输出与D相同010输出与D相同101输出与D相同111输出与D相同     驱动表： D    D  0     &

20、#160;   001         000         111         11    特性方程： = D   （ CP = 1期间有效 ）    状态转换图：       &#

21、160;         3、同步 J K 触发器     电路结构：    克服同步RS触发器在R=S=1时出现不定状态的另一种方法是将触发器输出端的状态反馈到输入端，这样，G3和G4的输出不会同时出现0，从而避免了不定状态的出现。这便是同步JK触发器，J和K为信号输入端。    逻辑功能：    当CP=0时，G3、G4被封锁，都输出1，触发器保持原状态不变。     当C

22、P=1时，G3、G4解除封锁，输入J、K端的信号可控制触发器的状态。     （1）当J=K=0时，G3和G4都输出1，触发器保持原状态不变，即=     （2）当J=1、K=0时，不论触发器原来处于什么状态，则在CP由0变为1后，触发器翻到和J相同的1状态。     （3）当J=0、K=1时，用同样的分析方法可知，在CP由0变为1后，触发器翻到0状态，即翻到和J相同的0状态。     （4）当J=K=1时，每输入一个时钟脉冲CP，触发器的状态变化一次，电路处于计数状态，这时

23、。     特性表：J     K      说明0      00        0输出保持原状态不变0      01        10      10  

24、;      0输出状态和J相同（置0）0      11        01      00        1输出状态和J相同（置1）1      01        11 &#

25、160;    10        1每次时钟变化一次1      11        0    驱动表：J       K 0         00    &

26、#160; X0         11      X1         0X      11         1X      0    特性方程：   

27、0;  （ CP = 1期间有效 ）    状态转换图：                              4、同步触发器的空翻问题    在CO为高电平1期间，如同步触发器的输入信号发生多次变化时，其输出状态也会相应发生多次变化，这种现象称

28、为触发器的空翻。下图为同步D触发器的空翻波形。由该图可看出，在CP=1期间，输入D的状态发生多次变化时，其输出状态也随之变化。    同步D触发器的空翻同步触发器由于存在空翻，它只能用于数据锁存，不能用作计数器、移位寄存器和存储器等。而应使用后面将介绍的几种没有空翻现象的触发器。   43  边沿触发器教学要求                   

29、             理解几种常用边沿触发器的工作原理                                掌握几种边沿触发器的特性方程 

30、0;                              掌握几种边沿触发器的功能表    边沿触发器只有在时钟脉冲CP上升沿或下降沿到来时刻接收输入信号，这时，电路才会根据输入信号改变状态，而在其它时间内，电路的状态不会发生变化，从而提高了触发器的工作可靠性和抗干扰能力。它没有空翻

31、现象。边沿触发器主要有维持阻塞触发器、边沿触发器和边沿触发器。对于边沿触发器，要求掌握它的工作特点和正确使用。     一、维持阻塞触发器    1逻辑功能   右图为维持阻塞D触发器的逻辑符号，D为信号输入端，框内“ >”表示动态输入，用时钟脉冲CP上升沿触发，所以，维持阻塞D触发器又称为边沿D触发器。它的逻辑功能与前面讨论的同步D触发器相同，因此，它们的特性表、驱动表和特性方程也都相同，但边沿D触发器只有CP上升沿到达时才有效。    D触发器的特性方程：= D（CP上升沿到

32、达时刻有效）   例：下图所示为维持阻塞D触发器的时钟脉冲CP和D端输入信号的波形，试画出触发器输出和的波形。设触发器的初始状态为Q=0。     2集成维持阻塞触发器介绍    CT74LS74芯片由两个独立的上升沿触发的维持阻塞触发器组成。输入输出功能说明       D   CP    0    1    X    X  

33、  0     1异步置0  1    0    X    X    1     0异步置1  1    1    0        0     1置0  1    1&

34、#160;   1        1     0置1  1    1    X    0      保持  0    0    X    X    1     1不允许&

35、#160;  （1）异步置0。当 = 0、1时，触发器置0， = 0，它与时钟脉冲CP及D端的输入信号没有关系。称为异步置0端或称直接置0。     （2）异步置1。当 = 1、= 0时，触发器置1， = 1。它与时钟脉冲CP及D端的输入信号没有关系。称为异步置1端或称直接置1。     （3）置0。取1，如D0，则在CP由0正跃到1时，触发器置0，0。由于触发器的置0和CP同步到来，因此，又称为同步置0。     （4）置1。取1，如D1，则在CP由0正跃到1时，触发器置1，1。由于触发器的置

36、1和CP同步到来，因此，又称为同步置1。    （5）置0。取1，在CP0时，这时不论D端输入信号为0还是为1，触发器都保持原来的状态不变。    二、边沿JK触发器    1逻辑功能   右图为边沿JK触发器的逻辑符号，J、K为信号输入端，框内“>”左边加小圆圈“”表CP的下降沿触发。边沿JK触发器的逻辑功能和同步触发器的功能相同。因此，它们的特性表、驱动表和特性方程也相同。但边沿JK触发器只有在CP下降沿到达时才有效。    JK触发器的特性方程：

37、0;（CP下降沿有效）   例：下图所示为边沿JK触发器的CP、J、K端的输入波形，试画出输出端Q的波形。设触发器的初始状态为Q0。    第1个时钟脉冲CP下降沿到达时，由于J=1、K=0，所以在CP下降沿作用下，触发器由0状态翻到1状态， = 1。           第2个时钟脉冲CP下降沿到达时，由于J=K=1，触发器由1翻到0状态， = 0。       第3个时钟脉冲CP下降沿到达时，J=K=0

38、，触发器保持原来的0状态不变， = = 0。      第4个时钟脉冲CP降沿到达时，因J=1、K=0，触发器由0状态翻到1状态， = 1。     第5个时钟脉冲CP下降沿到达时，J=0、K=1，触发器由1再翻到0状态，0。     2集成边沿JK触发器CT74LS112介绍   CT74LS112芯片由两个独立的下降沿触发的边沿JK触发器组成 CT74LS74功能表输     入输  出功能说

39、明      J   K  CP  0   1   X   X   X01异步置0  1   0   X   X   X10异步置1  1   1   0   0   保持  1   1   0

40、60;  1   01置0  1   1   1   0   10置1  1   1   1   1   计数  1   1   X   X   1保持  0   0   X   X   X11不允许（1）异步

41、置0。当0、1时，触发器置0，与时钟脉冲CP及J、K的输入信号无关。（2）异步置1。当1、0时，触发器置1，与时钟脉冲CP及J、K的输入信号也无关。（3）保持。取1，如JK0时，触发器保持原来的状态不变。即使在CP下降沿作用下，电路状态也不会改变， = 。（4）置0。取1，如J0、K1时，在CP下降沿作用下，触发器翻到0状态，即置0，0。（5）置1。取1，如J1、K0时，在CP下降沿作用下，触发器翻到1状态，即置1，1。        三、触发器和触发器    在计数器中经常要用到T触发器和T触

42、发器，而集成触发器产品中并没有这两种类型的电路，它们主要是简化集成计数器的逻辑电路。T和T触发器主要由JK触发器或D触发器构成。  T触发器是指根据T端输入信号的不同，在时钟脉冲CP作用下具有翻转和保持功能的电路。  T触发器则是指每输入一个时钟脉冲CP，状态变化一次的电路。它实际上是T触发器的翻转功能。上升沿触发          下降沿触发   1触发器构成T和T触发器    T触发器是由JK触发器构成的，请看构成方式和T触发器的工

43、作原理。     2D触发器构成T和T触发器D触发器构成T触发器D触发器构成T触发器= D = += D = 由此式得T触发器的逻辑图由此式得T触发器的逻辑图4、4  主从触发器教学要求                             了解主从RS触发器和主从J

44、K触发器的结构                             掌握主从RS触发器和主从JK触发器的逻辑功能   为了提高触发器的工作可靠性，要求在CP的每个周期内触发器的状态只能变化一次，为此，常采用主从结构的触发器。主从触发器是在同步RS触发器的基础上发展出来的，它的类型较多，

45、这里主要介绍主从RS触发器和主从JK触发器。    一、 主从RS触发器    1、电路结构    它是由两个同步RS触发器串联组成的，右边的为从触发器、左边的为主触发器。门G的作用是将CP反相为，使主、从两个触发器分别工作在CP的两个不同时区内。 2、逻辑功能     当CP=1时，=0，从触发器被封锁，保持原状态不变。这时，主触发器工作，接收R和S端的输入信号。如R=1、S=1时，主触发器翻到=0、=1的0状态。   &#

46、160; 当CP由1负跃到0时，即CP=0、=1，主触发器被封锁，不受R、S端输入信号控制，且保持原状态不变。由于=1，从触发器跟随主触发器的状态翻转，这时 = 0，1，即从触发器翻到和主触发器相同的0状态。    主从RS触发器的逻辑功能与同步RS触发器的相同。因此，它们的特性表、驱动表、特性方程也相同。由于主触发器为同步RS触发器，所以，在CP=1期间其输出状态会随R、S的取值不同而发生变化。因此，仍存在约束条件RS=0。        特性方程:  RS=0(约束条件) (在CP

47、下降沿到来时有效)。    二、主从JK触发器    1、电路结构     将上图的的Q端和R端相连， 端和S端相连，并在主触发器的输入部分增加J和K两个输入端，便构成了主从触发器。     2、逻辑功能    当J = 0、K = 0时，触发器保持原状态不变；    当J = 1、K = 1时，每输入一个时钟脉冲，触发器的状态变化一次    当J = 1、K = 0时，1，在

48、时钟脉冲作用下，触发器置1；    当J = 0、K = 1时，0，在时钟脉冲作用下，触发器置0。    与主从RS触发器一样，主从JK触发器中的主触发器和从触发器也是工作在CP的不同时区内。因此，输入J、K状态的变化不会直接影响JK触发器的输出状态，也是用CP负跃变触发的。    正常工作时，要求在CP=1期间J和K的输入信号保持不变。4.5  触发器应用举例教学要求                             掌握利用触发器设计电路的基本方法