《通信集成电路设计》第02章(A)课件

1、S型时分接线器是空间型接线器型时分接线器是空间型接线器(space switch)，其功能是完成其功能是完成“空间交换空间交换”。即。即在一根入线中，可以选择任何一根出线与在一根入线中，可以选择任何一根出线与之连通。之连通。S型接线器由型接线器由mn交叉点矩阵和控制交叉点矩阵和控制存储器组成。在每条入线存储器组成。在每条入线i和出线和出线j之间都有之间都有一个交叉点一个交叉点Kij，当某个交叉点在控制存储当某个交叉点在控制存储器控制下接通时，相应的入线即可与相应器控制下接通时，相应的入线即可与相应的出线相连，但必须建立在一定时隙的基的出线相连，但必须建立在一定时隙的基础上。础上。根据控制存储器

2、是控制输出线上交叉根据控制存储器是控制输出线上交叉接点闭合还是控制输入线上交叉接点的闭接点闭合还是控制输入线上交叉接点的闭合，可分为输出控制方式和输入控制方式合，可分为输出控制方式和输入控制方式两种。两种。图图2.13所示为所示为88 S型时分接线器的型时分接线器的组成方框图。组成方框图。 a a HW0 HW1 HW7 TS2 TS2 HW0 HW1 HW7 CM0 CM1 CM7 0 1 2 31 0 图图 2.13 输输出出控控制制方方式式的的 88 S 接接线线器器输入控制方式的输入控制方式的S型时分接线器，每型时分接线器，每条输入线上都配有一个控制存储器，控制条输入线上都配有一个控制

3、存储器，控制该输入线与输出线的所有交叉接点。该输入线与输出线的所有交叉接点。电路的结构图：以电路的结构图：以8入入8出为例出为例空间开关是个什么样？空间开关是个什么样？如何用数字电路的元素来表示？如何用数字电路的元素来表示？data_inclk程序存储器输入时钟电路CPU接口电路data_outMBEB,CSB,RDB,WRB,A,DF0MF0reset8个8选1module mux( hw0,hw1,hw2,hw3,hw4,hw5,hw6,hw7, out0,out1,out2,out3,out4,out5,out6,out7, sel0, sel1, sel2, sel3, sel4, s

4、el5, sel6, sel7);output 7:0 out0,out1,out2,out3,out4,out5,out6,out7;input 7:0 hw0,hw1,hw2,hw3,hw4,hw5,hw6,hw7;input 2:0 sel0, sel1, sel2, sel3, sel4, sel5, sel6, sel7;reg 7:0 out0,out1,out2,out3,out4,out5,out6,out7;always (hw0 or hw1 or hw2 or hw3 or hw4 or hw5 or hw6 or hw7 or sel0) begin case(sel)

5、 3b000: out1=hw0; 3b001: out1=hw1; 3b010: out1=hw2; 3b011: out1=hw3; 3b100: out1=hw4; 3b101: out1=hw5; 3b110: out1=hw6; 3b111: out1=hw7; endcase endendmodulemodule c_ram ( wr_clk,wr_en,wr_addr,data_in, rd_clk,rd_en,rd_addr,data_out );input wr_clk,wr_en,rd_clk,rd_en;input 23:0 data_in;input 4:0 wr_ad

6、dr,rd_addr;output 23:0 data_out;reg 7:0 data_out;reg 23:0 mem 31:0;always (posedge wr_clk) if(wr_en) memwr_addr = data_in;always (posedge rd_clk) if(rd_en) data_out = memrd_addr; endmodule module mf_time(renset,clk,f0,mf0, count_ts_32, count_bit_8, count_mf_16);input renset,clk,f0,mf0;output 4:0 cou

7、nt_ts_32;output 2:0 count_bit_8;output 4:0 count_mf_16;wire en1,en2,en3;ts_32 ts_32(.clk(clk),.reset(reset),.en(en1),.clr(clr1),.count_ts_32(count_ts_32);bit_8 bit_8(.clk(clk),.reset(reset),.en(en2),.clr(clr2),.count_bit_8(count_bit_8);mf_16 mf_16 (.clk(clk),.reset(reset),.en(en3),.clr(clr3),.count_

8、mf_16(count_mf_16);assign en1 = (count_bit_8=7)？1:0;assign en2 = 1;assign en3 = (count_ts_32=31 & count_bit_8=7)？1:0;assign clr1 = f0;assign clr2 = f0;assign clr3 = mf0;endmodule电路图clkresetf0mf0count_ts_32count_bit_8count_mf_16module ts_32(clk,reset,en,clr,count_ts_32);input reset,clk,en,clr;out

9、put 4:0 count_ts_32;reg 4:0 count_ts_32; always (posedge clk or negedge reset) begin if(!reset) count_ts_32 = 5h00; else if(clr) count_ts_32 = 5h01; else if(en) count_ts_32 = count_ts_32 +1; endendmodulemodule bit_8(clk,reset,en,clr,count_bit_8);input reset,clk,en,clr;output 2:0 count_bit_8;reg 2:0

10、count_bit_8; always (posedge clk or negedge reset) begin if(!reset) count_bit_8 = 3h0; else if(clr) count_bit_8 = 3h0; else if(en) count_bit_8 = count_bit_8 +1; endendmodulemodule mf_16(clk,reset,en,clr,count_mf_16);input reset,clk,en,clr;output 3:0 count_mf_16;reg 3:0 count_mf_16; always (posedge c

11、lk or negedge reset) begin if(!reset) count_mf_16 = 4h0; else if(clr) count_mf_16 = 4h0; else if(en) count_mf_16 = count_mf_16 +1; endendmodulemodule MICRO(reset,MBEB,CSB,RDB,WRB,A,D,reg_o);input reset,MBEB,CSB,RDB,WRB;input 7:0 A;input 7:0 D;reg 7:0 D_out, latch_A;output 7:0 reg_o;/地址锁存地址锁存always (

12、ale or A) beginif(ale) latch_A = A; end/寄存器体寄存器体c_ram c_ram(.wr_clk(wr),.wr_en(1b1),.wr_addr(latch_A),.data_in(D), .rd_clk(clk),.rd_en(1b1),.rd_addr(count_ts_32,count_bit_8),.data_out(reg_o);/intel和和motorola接口的统一接口的统一sel_int sel_int(MBEB,CSB,RDB,WRB,wr,rd);endmodule/-module sel_int(MBEB,CSB,RDB,WRB,

13、wr,rd);input MBEB,CSB,RDB,WRB;output wr,rd;wire rd1,rd2,wr1,wr2,E,RWB;reg wr,rd;assign E=RDB, RWB=WRB;assign rd1=(CSB|RDB);assign rd2=(CSB)&E&RWB;assign wr1=CSB|WRB;assign wr2=(CSB)&E&(RWB);always (MBEB or rd1 or rd2 or wr1 or wr2)beginif(MBEB) begin rd=rd1; wr=wr1; endelse begin rd=

14、rd2; wr=wr2; endendendmoduleT-S-T交换网络是由输入级交换网络是由输入级T接线器接线器（TA）和输出级和输出级T接线器（接线器（TB），），中间接中间接有有S型时分接线器组成。型时分接线器组成。从原理上讲，输入从原理上讲，输入T级和输出级和输出T级采用级采用何种控制方式都是可以的，但是从控制的何种控制方式都是可以的，但是从控制的方便，以及维护管理的角度出发，还是有方便，以及维护管理的角度出发，还是有讨论的必要。讨论的必要。由于输入由于输入T级和输出级和输出T级采用了不同的级采用了不同的控制方式，故它们的存储器可以合用。控制方式，故它们的存储器可以合用。从图从图2.

15、15可以看出，可以看出，CMA0和和CMB0两两个控制存储器，一个是在个控制存储器，一个是在2#单元里存单元里存24#地地址，一个是在址，一个是在130#单元里存单元里存24#地址，这说地址，这说明两者合用后，只要在相差半帧（或相差明两者合用后，只要在相差半帧（或相差一个时隙）的单元地址里写入同样的话音一个时隙）的单元地址里写入同样的话音在在SM的存放地址就可以了。的存放地址就可以了。从图从图2.16可以看出，可以看出，CMA0和和CMB0占占用的单元地址是相同的，都是用的单元地址是相同的，都是24#单元，只单元，只是单元里存放的话音存储器的地址相差半是单元里存放的话音存储器的地址相差半帧。帧

16、。S-T-S三级时分交换网络是由输入三级时分交换网络是由输入S级、级、中间中间T级和输出级和输出S级组成，如图级组成，如图2.19所示。所示。日本日本NEC公司生产的公司生产的NEAX-61是典型是典型的的T-S-S-T时分交换网络结构。时分交换网络结构。S-S-T-S-S是意大利是意大利Telettra公司的公司的DTN-1数字交换机的交换网络所采用的结数字交换机的交换网络所采用的结构，这种网络是在两侧各配备两级构，这种网络是在两侧各配备两级S型接线型接线器，中间为一级器，中间为一级T型接线器。型接线器。所谓阻塞是指主叫向被叫发出呼叫时，所谓阻塞是指主叫向被叫发出呼叫时，被叫虽然空闲，但由于网络内部链路不通，被叫