功率集成电路基础 习题及答案 第2章习题答案

习题常见的横向高压MOS型器件有哪些？有何结构特点？解答：常见的硅横向高压MOS型器件有LDMOS、LDIGBT。这类器件背面均为衬底，主电极和控制极在芯片上表面，器件工作时电流水平流动；漂移区的长度和浓度决定了器件击穿电压的大小。只要增加漂移区的长度，就可以提高其击穿电压，但会导致导通电阻增加。此外，常见的SOI横向高压器件包括SOI功率二极管、SOILDMOS及SOILIGBT。横向器件的工作机理及与纵向器件是否相同？解答：横向器件的工作机理及与纵向器件完全相同。LDMOS与VDMOS相同，导通时要求VGS>VTH且VDS>0；LIGBT与IGBT相同，导通时VGE>VTH且VCE>0。何谓RESURF技术含义？可用于哪些器件？解答：RESURF技术即降低表面电场技术，是指在p型衬底上外延一薄层轻掺杂的n漂移区，使其在达到临界击穿电场之前全部耗尽，以承担大部分的外加电压，并降低器件表面峰值电场，使击穿点从表面pn结转移到体内pn结，从而提高击穿电压。目前在硅LDMOS和SOILDMOS中已经得到广泛使用。何谓REBULF技术含义？可用于哪些器件？解答：RESURF技术即降低体内电场（REBULF）技术，是指在RESURFLDMOS器件的衬底中引入了高掺杂浓度的埋层，以降漏极侧nn+结处的高电场，使得漂移区的电场更加均匀，从而提高器件的击穿电压。目前REBULF技术主要用于RESURFLDMOS、超结LDMOS以及SOIRESURFLDMOS器件中。如何避免LIGBT的闩锁效应？解答：在LIGBT导通期间，由发射区侧的纵向npn晶体管VnV与集电极侧的横向pnp晶体管VpL之间形成的正反馈效应，导致LIGBT栅极失控，即LIGBT发生闩锁。为了避免LIGBT的闩锁效应，需要减小发射极侧npn晶体管VnV的p基区横向电阻RB或通过RB的电流，并限制集电极侧pnp晶体管VpL的注入效率。通常采用的措施是，在发射区一侧增加p阱、埋层，或者采用表面短路结构，在集电区一侧增加n缓冲层或采用短路结构，或者采用空穴电流旁路结构。何谓功率器件的优值？通常有几种表征方法？解答：功率器件的优值（FOM）共有3种表征方法，不同的表征方法其不同含义不同。1）评价双极型和单极型功率器件的综合性能的特性优值，与器件的击穿电压VBR、导通电阻或电流密度JF，以及开关速度或关断时间toff有关，可表示为 （1）FOM值越高，器件的综合性能越好。2）评价单极型功率器件的功率大小的功率优值FOM1，与器件的击穿电压VBR、特征导通电阻Ron,sp有关，可表示为 （2）FOM1值越高，器件的功率越大。3）表征单极型功率器件低损耗大小的损耗优值FOM2，与器件的特征导通电阻Ron,sp和栅漏电容QGD有关，可表示为 （3）FOM2值越小，表示器件的功耗越小。采用SOI衬底材料制作PIC有何好处？SOI是怎样形成的？解答：采用SOI衬底材料制作PIC中，可有效地实现有源层与衬底之间隔离，同时高、低压单元之间也可通过绝缘介质完全隔离。由于SOI技术能提供较为理想的隔离，并具有寄生效应小、集成度高、抗辐射能力强等诸多优点，因而应用广泛。SOI衬底可以通过注氧隔离（SIMOX）、多孔硅氧化全隔离（FIPOS）、硅片直接键合（SDB）及智能剥离技术（SmartCut）来制备。SOI基功率器件有哪些优点与缺点？解答：SOI基功率器件优点，一是断态漏电流小，比如SOIRESURFLDMOS中埋氧层实现了器件纵向隔离，减小器件的耗尽区宽度，从而减小器件的漏电流；二是关断损耗低，比如SOIRESURFLIGBT中的埋氧层可有效阻止载流子注入衬底，使器件的关断时间与拖尾电流减小，开关功耗更低。SOI基功率器件缺点，一是导通电阻较大，且埋氧层阻挡了热量通过背衬底的传导，因而存在自加热效应。比如在SOIRESURFLDMOS导通期间，载流子仅限于在n外延层内输运，不会进入到埋氧层和衬底，导致其导通电阻增加。二是受寄生效应（背栅效应、‌‌衬底辅助耗尽效应）和埋氧层的影响，击穿电压较低。增加埋氧层厚度，有利于提高击穿电压。但是埋氧层越厚，自加热效应越严重。怎样克服SOI基横向器件的自加热效应？解答：为了缓解SOI基横向器件的自加热效应，通过在埋氧层中开窗口，使外延层与多晶硅层连通，可以缓解自加热效应。或者，采用高导热率的介质，比如氮化硅（Si3N4）及氮化铝（AlN）替代二氧化硅（SiO2）。SOI横向高压器件采用介质场增强技术的结构有哪些？并说明其特点。解答：SOI介质场增强（ENDIF）技术是指通过增强介质埋层的电场来提高SOI器件的纵向击穿电压。基于ENDIF技术的SOI高压器件结构有电荷型SOI高压器件、低k和变k埋层SOI高压器件、薄硅层阶梯漂移区SOI高压器件。其中，电荷型SOI高压器件就是在埋氧层上、下界面的形成电荷槽，且电荷越多，埋层电场越高，器件耐压越高。低k和变k埋层SOI高压器件是用低k和变k埋层替代埋氧层，以提高其埋层电场，从而提高其耐压；薄硅层阶梯漂移区SOI高压器件是利用阶梯漂移区对横向电场的调制作用，使其表面电场更加均匀，以提高器件的横向击穿电压；同时，漂移区电场又调制了埋氧层电场分布，从而增强了埋氧层电场，提高了器件的纵向击穿电压。GaNHEMT的结构和工作原理与硅MOSFET有何不同？解答：GaNHEMT的结构与功率MOSFET相似，表面有栅极、源极和漏极，并有耗尽型和增强型两种类型。与功率MOSFET结构不同在于，栅极与GaN之间增加了一个AlGaN薄层，于是在GaN晶体与AlGaN薄层的界面处会产生应变，感应出二维电子气（2DEG）。GaNHEMT的工作原理与功率MOSFET不同在于，当施加电压时，GaNHEMT中的2DEG可以有效地传导电子，且因电子气的迁移率很高，故其工作频率极高；而功率MOSFET是通过表面反型沟道传导电子，因沟道电子的迁移率较低，导致其工作频率较低。试确定200V的LDMOS所需的n-漂移区的浓度和厚度（不考虑终端的影响）。解答：LDMOS的漏源击穿电压VBR由n-漂移区与p体区形成的pn结决定，根据题意可知，不考虑pn结终端的影响，并且因n-漂移区浓度较低且较厚，即使在击穿电压下n-漂移区也无法全部耗尽。因此，可以根据pin结构在非穿通条件下的击穿电压计算公式来计算，此时VBR的大小主要与n-漂移区的浓度ND及长度Ln有关。当VBR一定时，ND越高，对应的长度Ln越长，或者ND越低，对应的长度Ln越短。可见，满足VBR要求的ND、Ln有多组值。由于LDMOS是单极型器件，ND越低或者Ln越长，均会导致器件的导通电阻增大。但是当ND较高时，虽然有利于降低器件的导通电阻，会使得栅极与n-漂移区界面处的电场强度增大，容易发生栅极击穿。因此，n-漂移区的浓度和厚度的选择，不仅要考虑VBR与Ron之间的折衷，还要考虑栅氧化层的击穿问题。可以在保证VBR的前提下，取n-漂移区的长度为对应浓度下的耗尽层展宽。考虑到结弯曲的影响，由n-漂移区与p体区形成的pn结的击穿电压大约只有平行平面结击穿电压的80%，故按VBR=200V/80%=250V来估算n-漂移区的浓度和长度。取n-漂移区的ND为9´1014cm3，计算得到n-漂移区的耗尽层宽度即长度Ln为取n-漂移区的ND为1´1015cm3，计算得到n-漂移区的耗尽层宽度即长度Ln为取n-漂移区的ND为1.1´1015cm3，计算得到n-漂移区的耗尽层宽度即长度Ln为由以上计算可知，只考虑pn结弯曲的影响，不考虑pn结终端，按80%耐压效率计算，200V的LDMOS所需的n-漂移区的浓度和长度分别为1.0±0.1´1015cm3和16.6±0.2mm。实际设计时，为了避免pn结终端的影响，通常会将栅极延伸至n-漂移区上方作为场板，以降低栅极下方pn结终端的电场强度，此时场板也会对击穿电压产生的影响。需要说明的是，对RESURFLDMOS而言，由于n-漂移区厚度tn较薄，可以完全耗尽，则可以根据pin的穿通击穿公式计算。挑战性拓展以图2-8所示的单RESURFLDMOS结构为例，假设衬底掺杂浓度为1.5×1014cm3，外延层掺杂浓度为8×1014cm3，厚度8m，漂移区长度都为60m。试建立器件结构模型，分析器件的横向和纵向电场分布、击穿电压及导通电阻。解答：考虑到n-漂移区与p体区形成的pn结终端处电场强度较高，将栅极延伸至n-漂移区上方作为场板，同时将漏极延金属伸至n+漏区上方作为场板，以降低栅极下方pn结表面以及漏极侧nn+结表面的电场强度。在单RESURFLDMOS结构中，n-漂移区即外延层掺杂浓度和厚度、以及p-衬底的浓度和厚度受电荷平衡条件的约束，题中未给出p-衬底的厚度，为了保证外延层完全耗尽，p-衬底的厚度可以适当加厚，不影响结果。根据题意建立的结构模型的如图1所示，仿真得到的横向和纵向电场分布如图2所示，可见，横向电场强度为悬链线分布，且表面pn结峰值电场位低于nn+结处的表面电场；纵向电场强度分布为三角形分布，且峰值电场位于体内n-漂移区与p-衬底之间的pn结面上，并低于表面电场强度峰值。若保持其他参数不变，通过优化漂移区掺杂浓度为1×1015cm-3，衬底掺杂浓度为1.5×1014cm-3，可以得到如图2(c)所示的理想电场强度分布。仿真得到的击穿特性曲线如图3所示。可见，在栅源短路条件下的漏源击穿电压为600V，对应的漏电流为1×10-5A/cm2。仿真得到的导通特性曲线如图4所示。可见，在栅源电压