第6章 输入输出及中断技术

1、第6章输入输出及中断技术,主要内容：,I/O端口及其编址方式简单接口芯片及其应用基本输入输出方法中断的基本概念及工作过程中断控制器8259,6.1输入输出接口,主要内容：I/O接口与I/O端口的概念I/O端口的编址方式端口地址译码数据传送方式,6.1.1I/O接口与端口,I/O接口：将外设连接到总线上的一组逻辑电路的总称实现外设与主机之间的信息交换I/O端口：接口中的寄存器,I/O接口要解决的问题,速度匹配(Buffer)信号的驱动能力(电平转换器、驱动器)信号形式和电平的匹配(A/D、D/A)信息格式(字节流、块、数据包、帧)时序匹配(定时关系)总线隔离(三态门),接口的功能,I/O地址译码

2、与设备选择(设备寻址)信号的输入/输出命令、数据和状态的缓冲与寄存信息转换，增加信号的驱动能力,6.1.2I/O端口的编址方式,数据端口状态端口控制端口,端口,I/O端口：I/O接口内部的一组寄存器。,I/O端口,CPU,数据,状态,控制,外设,I/O端口的编址方式,统一编址独立编址,端口与内存的统一编址-存储器映射编址方式,把每个I/O端口都当作一个存储单元看待,I/O端口与存储单元在同一个地址空间中进行编址。,内存地址960KB,I/O地址64KB,00000H,F0000H,FFFFFH,11,优点：可以用访问内存的方法访问I/O端口，访问外设具有很大的灵活性。缺点：访问占用了一部分地址

3、空间，减少了内存可用的地址范围；从指令上不易区分当前是对内存进行操作还是对外设进行操作。,端口的独立编址,内存地址空间和外设地址空间是相互独立的。,内存地址,I/O地址,00000H,FFFFFH,FFFFH,0000H,13,特点：,内存地址空间和外设地址空间完全独立；I/O端口与内存使用不同的控制信号（IO/M、IOR、MEMR）；指令系统中设置了专门用于访问外设的I/O指令。缺点：能够应用于端口的指令较少，功能较弱。,端口的独立编址,8088总线,A19-A0,A15-A0,MEMR、MEMW,IOR、IOW、AEN,存储器,输入/输出,8088/8086的I/O端口编址,采用I/O独立

4、编址方式(但地址线与存储器共用)地址线上的地址信号用IO/M来区分I/O操作只使用20根地址线中的16根：A15A0可寻址的I/O端口数为64K(65536)个I/O地址范围为0FFFFHIBMPC只使用了1024个I/O地址(03FFH),6.1.3I/O地址的译码,目的：确定端口的地址参加译码的信号：IOR，IOW，A15A0OUT指令将使总线的IOW信号有效IN指令将使总线的IOR信号有效,I/O地址的译码,当接口只有一个端口时，16位地址线一般应全部参与译码，译码输出直接选择该端口；当接口具有多个端口时，则16位地址线的高位参与译码（决定接口的基地址），而低位则用于确定要访问哪一个端口

5、,I/O地址的译码,某外设接口有4个端口，地址为2F00H2F03H，则其基地址为2F00H，由A15A2译码得到，而A1、A0用来确定4个端口中的某一个连接,6.1.4I/O数据的传送方式,并行一个数据单位同时传送串行数据按位传送,6.2简单接口电路,掌握：接口电路的分类及特点两类简单接口芯片的应用,6.2.1接口的基本构成,数据线,控制线,状态线,DB,CB,AB,数据输入寄存器(or三态门),数据输出寄存器(锁存器),状态寄存器(or三态门),命令寄存器,译码电路,控制逻辑,接口的基本构成,数据输入/输出寄存器暂存输入/输出的数据命令寄存器存放控制命令，用来设定接口功能、工作参数和工作方

6、式状态寄存器保存外设当前状态，以供CPU读取,接口的基本构成,CPU,I/O接口,外设,数据,端口地址,控制,数据,状态,控制,24,图8.1I/O接口示意图,接口的类型及特点,输入接口:负责把信息从外设送入CPU的接口输出接口:将信息从CPU输出到外设的接口,接口,接口特点,输入接口：要求对数据具有控制能力（常用三态门实现）输出接口：要求对数据具有锁存能力（常用锁存器实现）,6.2.2三态门接口,高电平、低电平、高阻态,三态门接口,三态门的工作波形：,A0A15,IOR,译码输出,D0D7,开关状态,地址有效,74LS244,含8个三态门的集成电路芯片在外设具有数据保持能力时用来输入接口74

7、LS244应用例,30,MOVDX,3FCHINAL,DX,6-474LS244的应用,6.2.3锁存器接口,通常由D触发器构成特点：具有对数据的锁存能力不具备对数据的控制能力,常用锁存器芯片,74LS273不具备数据的控制能力74LS374具有对数据的控制能力,P254图,33,图6-574LS273的应用,MOVDX,3FCHMOVAL,41HOUTDX,AL,锁存器芯片74LS374,D0D7,Q0,Q7,.,OE,CP,译码器,D0D7,Q0,Q7,.,OE,CP,译码器,做输出口:,做输入口:,外设,自外设,6.2.4I/O接口综合应用例,根据开关状态在7段数码管上显示数字或符号设输

8、出接口的地址为F0H设输入接口地址为F1H当开关的状态分别为00001111时，在7段数码管上对应显示0F,O1I1O2I2O3I3O4I4E1,K0K3,+5V,GG2AG2BCBA,1,74LS244,D0Q0|Q1D7Q2Q3Q4CPQ5Q6Q7,abcdefgDP,7406,反相器,74LS273,Rx8,1,74LS138,D0D7,IOW#,IOR#,Y0,Y1,F0H=0000000011110000F1H=0000000011110001,&,1,A7A4,A15A8,A3,A2,A1,A0,D0,D1,D2,D3,译码器,I/O接口综合应用例程序段,Seg7DB3FH,06H

9、,5BH,4FH,66H,6DH,7DH,07H,7FH,67H,77H,7CH,39H,5EH,79H,71HLEABX,Seg7MOVAH,0,GO:MOVDX,0F1HINAL,DXANDAL,0FHMOVSI,AXMOVAL,BX+SIMOVDX,0F0HOUTDX,ALJMPGO,6.3基本输入/输出方法,无条件传送查询式传送中断方式传送直接存储器存取(DMA),40,6.3.1无条件传送,图6-2无条件传送方式的工作原理,无条件传送,适用于总是处于准备好状态的外设优点：软件及接口硬件简单缺点：只适用于简单外设，适应范围较窄,无条件传送例,读取开关的状态当开关闭合时，输出编码使发光二

10、极管亮,D,CP,Q,D0,D1,输出口地址38F3H,输入口地址38F0H,+5V,1,6.3.2查询工作方式,适用场合：外设并不总是准备好对传送速率和效率要求不高对外设及接口的要求：外设应提供设备状态信息接口应具备状态端口,45,查询工作方式,图6-3查询式输入的接口电路,46,查询工作方式,图6-4查询式输出的接口电路,查询工作方式,优点：软件比较简单缺点：CPU效率低，数据传送的实时性差，速度较慢,单一外设时的工作流程,READY?,与外设进行数据交换,读入并测试外设状态,Y,N,传送完？,N,Y,查询工作方式例,外设状态端口地址为03FBH，第5位(bit5)为状态标志（=1忙，=0

11、准备好）外设数据端口地址为03F8H，写入数据会使状态标志置1；外设把数据读走后又把它置0。试画出其电路图，并将DATA下100B数输出,D5,D7-D0,A9|A3,1,&,A15|A10,1,IOW,D7-D0,3F8H,外设,D7D6D5D4D3D2D1D0,BUSY,CP,Q7Q6Q5Q4Q3Q2Q1Q0,状态端口,GG2AG2BCBA,A2A1A0,74LS138,Y0,1,IOR,Y3,OE,74LS374,3FBH,51,6.3.3中断控制方式,图6-5中断控制方式,中断控制方式,特点：外设在需要时向CPU提出请求，CPU再去为它服务。服务结束后或在外设不需要时，CPU可执行自己

12、的程序优点：CPU效率高，实时性好，速度快缺点：程序编制较为复杂,以上三种I/O方式的共性,均需CPU作为中介：软件：外设与内存之间的数据传送是通过CPU执行程序来完成的（PIO方式）硬件：I/O接口和存储器的读写控制信号、地址信号都是由CPU发出的缺点：程序的执行速度限定了传送的最大速度（约为几十KB/s）,6.3.4DMA控制方式,特点：外设直接与存储器进行数据交换，CPU不再担当数据传输的中介者总线由DMA控制器（DMAC）进行控制（CPU要放弃总线控制权），内存/外设的地址和读写控制信号均由DMAC提供,DMA控制方式,DMAC,外设接口,CPU,QRD,MEM,DACK,HOLD,H

13、LDA,BUS,控制信号,6.4中断技术,掌握：中断的基本概念中断响应的一般过程中断向量表及其初始化8088/8086中断系统,6.4.1中断的基本概念,中断：CPU执行程序时，由于发生了某种随机的事件(外部或内部)，引起CPU暂时中断正在运行的程序，转去执行一段特殊的服务程序(称为中断服务程序或中断处理程序)，以处理该事件，该事件处理完后又返回被中断的程序继续执行，这一过程称为中断。,58,中断源:,引起CPU中断的事件，发出中断请求的来源。,内部中断源,外部中断源,CPU执行指令产生的异常（被0除）特殊操作引起的异常（缺页）INTn软件中断指令,I/O设备（键盘）实时时钟（定时时间到）故障

14、源(掉电),中断分类：,内部中断,外部中断,异常中断,软件中断,可屏蔽中断,非屏蔽中断,异常事件引起,中断指令引起,INTR中断,NMI中断,中断,引入中断的原因,提高数据传输率避免了CPU不断检测外设状态的过程，提高了CPU的利用率实现对特殊事件的实时响应,外部中断响应的一般过程,中断请求中断判优及中断源识别中断响应中断处理（服务）中断返回,中断请求,中断请求信号应保持到中断被处理为止CPU响应中断后，中断请求信号应及时撤销,INTRNMI,中断触发方式,电平触发沿触发,中断源识别,软件查询法中断矢量法。由中断源提供中断类型号，CPU根据类型确定中断源,中断判优要解决的问题,对同时产生的中断

15、：首先处理优先级别较高的中断；若优先级别相同，则按先来先服务的原则对非同时产生的中断：低优先级的中断程序允许被高优先级的中断源所中断,中断嵌套,中断判优控制方法,软件判优顺序查询中断请求，先查询的先服务（即先查询的优先级别高）硬件判优链式判优、并行判优（中断向量法）,66,(1)软件判优-软件查询法,采用程序查询的方法确定中断服务的顺序。CPU响应中断后，用软件查询的办法确定哪个中断源提出了中断申请。同时有多个中断申请时，首先被查询的中断首先被处理，因而拥有较高的优先权。优点：实现简单，灵活性好，要想改变中断源的优先级，只要改变查询顺序即可；缺点：速度太慢，特别是中断源较多时顺序查询将耗费很多

16、的时间。,67,图6-5软件判优电路原理图,68,（2）硬件判优中断向量法,这是一种识别中断源速度最快，也是目前微机普遍使用的方法。当中断源提出中断请求并得到CPU响应后，在CPU响应周期中断源会自动将一个字放置到数据线上，这个字称为向量，它标识了中断源的地址。CPU用这个地址指针引导转移到相应的中断服务程序中去。每个中断源都有一个向量。当同时有多个中断源请求中断时，不像查询方式那样必须先进入公共的中断程序依次查询，然后再程序转移，而是由优先级电路确定具有最高优先级中断源的向量，直接由硬件控制转向这个中断源的中断服务程序入口，因此节省了中断识别的时间。,69,（3）硬件判优菊花链法,菊花链是在

17、CPU外部产生中断优先级的一个简单硬件方法。在每个中断源的接口电路中设置一个逻辑电路，这些逻辑电路组成一个链，叫菊花链，由它来控制中断响应信号的传递通道。,菊花链逻辑电路,71,菊花链逻辑电路中断请求,72,73,中断嵌套,74,中断源提出中断请求后，必须满足一定的条件，CPU才可响应中断。响应INTR中断，必须满足以下4个条件：（1）一条指令执行结束；（2）CPU处于开中断状态（IF=1）；（3）当前没有发生复位（RESET）、保持（HOLD）和非屏蔽中断请求（NMI）。（4）若当前执行的指令是开中断指令（STI）和中断返回指令（IRET），则它们执行完后再执行一条指令，CPU才能响应INT

18、R中断。,中断响应的工作,向中断源发出INTA中断响应信号；保护断点。包括FLAGS、CS和IP获得中断服务程序入口地址,固定入口法中断向量法,中断处理,中断服务子程序的特点：中断服务子程序只能为“远过程”（FAR）用IRET指令返回,中断服务子程序完成的工作,保护现场开中断（STI）中断处理关中断（CLI）恢复现场开中断（STI）中断返回,中断返回,执行IRET指令，使IP、CS和FLAGS从堆栈弹出,6.4.28088/8086中断系统,内部中断外部中断,除法溢出中断0号中断单步中断1号中断断点中断3号中断溢出中断4号中断INTn软件中断5号中断,非屏蔽中断(掉电处理等)可屏蔽中断,256个中断源,NMI,INTR,中断逻辑,软件中断指令,溢出中断,除法错,单步中断,非屏蔽中断请求,中断控制器8259APIC,8086/8088CPU内部逻辑,断点中断,可屏蔽中断请求,n,4,3,0,1,2,8086/8088中断源类型：,中断向量表,00000H,003FFH,1KB,中断向量表,存放各类中断的中断服务程序的入口地址每个入口占用4B，低字为段内偏移，高字为段基址表的地址位于内存的00000H003FFH，大小为1KB，共256个入口中断向量在表中的存放地址=nX4,8088内部中断响应过程,