数字电路第6章5移存型计数器

1、1、移载型计数器、2、移载型计数器的一般构成、移载型计数器的特征、(1)属于同步计数器，存在反馈网络。 (2)第1段的触发器的激励由输入(设定修正组合电路)决定，状态迁移表符合转移存储规则，第1段以外的触发器的更新全部符合Qin 1=Qi-1n，对于DFF:Di=Qi-1，jkff :4，转移型计数器(2)列状态迁移表必须满足迁移规则(键：从2n个状态中按照迁移规则找出必要的m个状态。 )； (3)求出激励式，列举检查自起动性的激励表；(4)描绘逻辑图。 试用5、例6.5.6dff设定修正M=6的移载型计数器。 解(1)选择3个触发器。 列综合表。 (3)求出激励函数，(4)制作电路图，从2n

2、个状态中按照移动规则找到必要的m个状态。 键：6、图6.5.26 Q3 Q2 Q1左移状态流程图、有效循环、7、表6.5.15例6.5.6的综合表、8、环计数器、电路结构特征：10、图6.5.28循环计数器状态转移图、q4q3q2q 1，00 1111、有效循环、11、扭转循环计数器、图6.5.29扭转循环计数器、电路结构特征：反转反馈、13、D1=Q4Q3 Q4Q1地变更设定修正，使其具有自启动性背离状态0100-1000。 0110-1100、14，由MSI晶体管构成环或扭转计数器。 由图6.5.31 74194组成的环形计数器，15，表6.5.17图6.5.31电路的状态转换表，16，6

3、.6串行码发生器，串行码：周期性重复出现的一系列数字被称为串行码。 例如： 10110 10110循环长度： 1个循环内的数字个数称为序列长度。17、图6.6.1修正型序列码产生器的结构图、修正型序列码产生器、18、图6.6.2移载型序列码产生器的结构图、移载型序列码产生器、19、修正型序列码产生器的设定修正、设定修正步骤、20、 例如，它设置和校正了生成串行码f=11110101的校正型串行码发生器，在小型装置中实现方法1:m=8的计数器，并且方法与上述同步(异步)计数器的设置和校正相同。 本解n=3的非同步二进制加法计数器(2)设定修正组合电路，21，组合电路真值表通过卡诺图化简单得到：

4、f=q3q1，22，q3，Q2，q 1计数器为74161，能够实现M=8的计数器组合电路为74151 24、功能风险：组合电路的输入端有多个变量变化时，可能存在功能风险。 克服方法： (1)当计数状态发生变化时，只有一个代码发生变化，即，使用了扭转型计数器的代码状态等格雷码的代码发生变化。 (2)施加采样脉冲：向上述MSI组成的序列码产生器访问74151的EN端子即可。25、移载型串行码发生器的设定订正、设定订正方法与移载型计数器的设定订正类似。 模式长度是序列代码的循环长度，状态代码符合序列代码的变化规则。 1、已知串行码、2、已知串行长度、26，6.7串行脉冲发生器(自控)能够产生这种顺序

5、脉冲的电路需要分配器，所述分配器在数字系统中产生按时间顺序出现的高电平(低电平)差拍信号节拍分配器：电位信号脉冲分配器：脉冲信号，27，图6.7.1电位信号和脉冲信号，28，顺序脉冲发生器的设定修正，输出端多时：采用计数器和解码器。 输出端少时：采用环形计数器。 例如，试着设定修正4输出节拍分配器。 解(1)设定修正M=4的计数器，29，表6.7.1 2-4线解码器的真值表，30，图6.7.24输出分配器，(a )计数器，(b )解码器，35，图6.7.4环形计数器作为节拍分配器，(b )动作波形，36，37，例如解： (1)M=6，至少需要3个触发器。 (2)列状态转移表：38，需要追加触发

6、n=4，重新排列状态转移表，将39，(3)激励函数，D1，偏移状态，40，(4)作为逻辑图，求图6.6.4例6.6.2的逻辑图q，q，q， q向左数位110、101、011、q、q是左侧1比特，q是左侧1比特m序列是由n个触发器构成的M=2n-1的序列最长(max) m序列为伪随机序列m序列的产生电路：移位型的序列码产生器，44，图6.6.5 m序列码产生器然后确定反馈函数f。f=q4q3、46、作为逻辑电路，m序列码发生器的自启动性，一般是：47、图6.6.6 M=15的m序列码发生器，通过电路写出序列码： 11100010011010，求出设定修正触发的级数n=4的m序列，求出D1的式子50，0000，1010，1101，0110，0011，1001，0100，0010，0001，1000，1100，1110，1111解：在状态转换图中跳过5个状态，寻找起跳状态：起跳状态为0011，b . 53、校正后的状态转换图、54、校正反馈函数： D1，其中与真值表0011中的输出相对应地反转。 得到： d1=FQ4q3q2q1q4q2q1=q4q4q2q2q 1公式是d1=f跳跃状态qnqn-1 qn-2 q 1，55、表6.6.4 m序列代码反馈函数表即0000的下一状态001、D1的真值表对应0001