微机原理与接口技术第4章微机存储器.ppt

微机原理与接口技术,第 4 章 微机存储器,教案,第 4 章 微机存储器,4.1 半导体存储器 4.2 存储器与系统的连接 4.3 现代存储器体系结构 习题例,半导体存储器的性能指标,由于半导体存储器具有集成度高、功耗低、可靠性好、存取速度快、成本低等优点，是构成存储器的最主要的器件。 存储容量：存储器容量是数据存储能力的指标，以字节为单位编址，存储器容量用最大字节数描述。 存取速度：存储器存取速度用最大存取时间或存取周期描述。存储器存取时间定义为从接收到存储单元的地址码开始，到它取出或存入数据为止所需时间（单位为纳秒, ns）。 功耗：功耗用存储单元功耗（W/单元），或存储芯片功耗（mW/芯片）描述。功耗指标也涉及到到芯片集成度。 可靠性：可靠性是指存储器对电磁场、温度等外界变化因素的抗干扰能力，一般用平均无故障时间描述。,半导体存储器的分类,常用半导体存储器件的特点,双极型RAM：存取速度快，与MOS型RAM相比集成度低、功耗大、成本高。 MOS型RAM：制造工艺简单、集成度高、功耗低、价格便宜，存取速度不及双极型RAM。静态RAM（SRAM）以双稳态触发器做基本存储电路，集成度较高。动态RAM （DRAM）利用电容电荷存储信息，需附加刷新电路，采用的元件比静态RAM少，集成度更高，功耗更小。DRAM优于SRAM。 EPROM：是可用紫外线进行（脱线）擦除，用编程器固化信息的ROM。EPROM可以多次改写，但编程速度较慢。 E2PROM：是可用特定电信号进行（在线）擦除和编程的ROM。 E2PROM比EPROM使用方便，但存取速度较慢，价格也较高。 快擦写存储器：在E2PROM基础上发展的，比E2PROM擦除和改写速度快得多。,基本存储电路,半导体存储器芯片是把成千上万个基本存储电路以矩阵阵列的组织形式（称为存储体）集成在数平方厘米上的大规模集成电路。 基本存储电路是存储一位二进制信息的电路，由一个具有两个稳定状态（“0”和“1”）的电子元件组成。,六管静态基本存储电路 单管动态基本存储电路,存储芯片的基本组成,（以静态存储器为例） 半导体存储器芯片通常由存储矩阵、单元地址译码、数据缓冲/驱动和读/写控制逻辑四部分组成。 存储器芯片的引脚主要有存储单元地址线Am-1A0 、数据线Dn-1D0 、片选通线CS（CE）、读/写控制线OE和WE等。,存储器芯片的容量表示,存储器芯片的容量表示： 存储芯片的单元数单元位数 例如，1 K4 8 K1 16K8 存储器芯片组成存储器的芯片数计算： 存储器字节数 8 芯片单元数 芯片位数 例如，设计一个64KB的RAM存储器: 若用静态RAM 6116（2K8）芯片组成，则 64/21=32 片; 若用动态RAM 2116（16K1）芯片组成，则 64/168=32片，32片分成4组，每组8片。,常用存储器芯片的组成特性,数据线的连接： 存储器芯片的数据端Dn-1D0可以直接和系统数据总线（DB）相应的数据位挂接起来。 地址线的连接： 存储器芯片的地址端Am-1A0可以直接和系统地址总线（AB），从A0开始的低位地址部分相应的地址线挂接起来。,数据线、地址线的连接,读/写控制线的连接,CPU读/写操作控制信号(M/IO，RD和WR)进行逻辑组合，产生存储器读MEMR和存储器写MEMW信号，分别接存储器芯片的读允许OE信号和写允许WE信号 。,当单个存储器芯片的容量不能满足存储器容量要求时，需要用多个存储器芯片组合，以扩充存储器的容量。 扩充存储器容量的连接方法： 位扩充扩充存储单元（字节）的数据位数。 （芯片的单元位数为1位或4位时，需做位扩充。） 字节扩充扩充存储单元的字节个数。 （芯片的单元数小于存储器字节数时，需做字节扩充。）,存储器容量的扩充,位扩充连接示意图,字节扩充连接示意图, CPU对存储单元的寻址必须要保证其寻址惟一性。 存储器单元寻址分两级进行： 1. 根据片选地址码，通过存储器芯片外部译码电路，产生存储器芯片选通信号（CS）； 2. 在片选信号有效的前提下，根据片内地址码由芯片内部译码电路，产生片内寻址，选中该芯片中（惟一的）一个存储单元。 产生存储器片选信号的方法： 线选译码法 局部（部分）译码法 全局（完全）译码法,片选信号的产生,片选信号的译码电路例,存储器设计应用例,用8K4位的RAM存储芯片和8K8 位的ROM存储芯片，组成8KB RAM和16KB ROM的存储器。 RAM存储器地址：0000H1FFFH; ROM存储器地址：C000HFFFFH。 设计存储器与系统数据总线D7D0、地址总线A15A0，译码电路和读/写控制线的连接。,存储器应用例图,微机内存储器组织,微机内存空间结构由多个模块（板）构成内存储器空间。,存储器模块/板结构,IBM PC微机内存空间分配,微机存储器设计要点, 芯片的选择（类型、存储容量、存取速度） 总线的负载（需要时增加缓冲/驱动器） 速度的匹配（需要时设计“READY” 电路） 地址的分配（实现分级地址译码） 必须保证对存储单元寻址的惟一性,高性能微机系统的高速度、大容量、低价格是评价存储器性能和存储体系设计主要的三大指标。 提高存储器体系性能的三大技术： 提高信息吞吐量的 多体存储器（并行主存）结构 提高CPU访存速度的 高速缓冲存储器（ Cache ） 扩大编程逻辑空间的 虚拟存储器（Virtual Memory）,现代存储器技术,微机存储器体系结构,并行主存储器结构,存储器的操作，如果一次只访问一个存储字，其存取速度成为限制微机系统速度提高的瓶颈问题。 多体存储器结构（并行主存储器）结构，是高速流水型微机典型的主存结构。 并行主存储器的基本原理：采用字长w位的n个容量相同的存储器，并行连接组成一个更大的存储器（多体）。多体存储器在一个存取周期内并行存取n个字，即在单位时间内存储器提供的信息量扩大了n倍，有效地提高了单位时间内信息的吞吐率。 并行主存储器结构： 单体多字并行主存 多体交叉存取并行主存,单体多字并行主存结构,单体多字并行主存结构是多个并行存储器共用一套地址寄存器和地址译码器，多个字使用同一个地址编码并行访问各自对应存储单元，这样CPU每访问一个地址就可以同时读/写多个存储字。 单体多字并行主存结构示意图,高速缓冲存储器,现代存储器系统是用静态RAM组成一个小容量存储器，称为高速缓冲存储器（Cache）；用动态RAM（DRAM）组成大容量的主存储器，构成一个两级存储器结构，既Cache主存结构。 Cache位于主存与微处理器之间，其容量一般为（832）KB。高档微处理器（如，80486，Pentium ）甚至在微处理器芯片内又集成了Cache，形成了两级Cache结构。,Cache存储系统基本结构,Cache地址映像方法,应用某种函数把主存地址映像到Cache中定位，称作Cache地址映像。 当主存信息按这种映像关系装入Cache后，访问主存的地址应变换为相应的Cache地址。要能实现这一点，将主存和Cache的存储空间划分成若干大小相同的页（或称块）。由于主存空间大，Cache空间小，因此，必须让Cache的一个页与主存的若干个页相对应，即若干主存地址将映射成同一个Cache地址。 Cache地址映像方式： 直接映像、全相联映像、组相联映像,Cache替换策略,先进先出（FIFO）策略 FIFO按调入Cache的先后决定淘汰的顺序，即在需要更新时，总是淘汰最先调入Cache的页。这种方法容易实现，系统开销（为实现替换算法而系统花费的时间）少，但不一定合理。因为有些页虽然调入较早，但仍可能在使用。 近期最少使用（LRU）策略 为Cache的各页建立一个LRU（Least Recently Used）表，随时记录它们的调用情况。当需要替换时，将在最近一段时间内使用最少的页予以替换。显然，这是按调用频繁程度决定淘汰的顺序，比较合理，Cache的访问命中率较高。但是比FIFO策略复杂，系统开销稍大。,虚拟存储器,虚拟存储器（Virtual Memory）是建立在主存辅存物理结构基础之上，由负责主存辅存之间信息调度的硬件装置存储管理部件（MMU）和操作系统的存储管理软件所组成的一种存储体系层次。 主存辅存存储系统对于应用者来说，好像有一个比实际主存大得多的，可使编程空间不受限制的虚（主）存空间存在，并可用接近主存的速度在这个虚拟存储器上运行。,虚拟存储器地址的转换,虚拟存储器采用软件和硬件的综合技术，将主存和辅存的地址空间统一编址，用户采用虚地址（逻辑地址）分模块进行编程。 虚地址对应的存储空间称为虚存空间（如，Pentium微机的虚存空间为64TB，主存空间为64GB ）。 实际的主存（物理）地址称为实地址。 虚地址转换为对应的实地址是MMU的核心管理内容。 虚拟存储器一般有页式、段式、段页式 三种管理方式。,习题4.2，习题4.3,4.2 8086/8088系统为最小模式，当从存储器20000H地址单元读取一个字节数据时，给出对存储器的控制信号和它们的有效逻辑电平。 8086/8088系统为读总线周期，M/IO，RD，WR，DEN，DT/R的逻辑电平分别为高，低，高，低，低，即逻辑1，0，1，0，0。 4.3 若用1K1位RAM芯片组成16KB的存储器，需要多少芯片？在地址线中有多少位参与芯片内单元寻址？用多少位做芯片组选择信号？（设地址总线为16位） 用1K1位RAM芯片组成16KB的存储器，一共需要128片（8片一组，16组），需要16个芯片组选择信号。在A15A0（16位）地址线中，用A9A0（10位）做芯片1K（210）单元的寻址，用A13A10（4位）做16（24）个芯片组的选择信号。,习题4.4,4.4 某存储器子系统是由2片8K8位的6264静态RAM芯片和2片4K8位的2732 EPROM芯片组成，采用完全译码方式，地址16位，译码电路如图4.18所示。请确定每一块芯片的地址范围。 6264（1）芯片的地址范围：0000H1FFFH。 6264（2）芯片的地址范围：4000H5FFFH。 2732（2）芯片的地址范围：C000HCFFFH。 2732（1）芯片的地址范围：D000HDFFFH。,习题4.5,4.5 试用静态RAM芯片62256（32K8位）和EPROM芯片27512（64K8位）组成一个80